找回密码
 注册
关于网站域名变更的通知
查看: 598|回复: 6
打印 上一主题 下一主题

[仿真讨论] 大家多点互联仿真都是怎么仿的

[复制链接]
  • TA的每日心情
    无聊
    2023-11-6 15:17
  • 签到天数: 7 天

    [LV.3]偶尔看看II

    跳转到指定楼层
    1#
    发表于 2023-6-8 15:06 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录!

    您需要 登录 才可以下载或查看,没有帐号?注册

    x
    请教下大家,一个controller,多个负载选贴的多点互联仿真,如果通过提取S参数来仿真, 中间不贴的负载需要生成port吗, 若要生成port的话阻抗是多少。
    5 Y6 `9 ?) C! `% v# J+ O6 V5 \

    该用户从未签到

    2#
    发表于 2023-6-8 15:14 | 只看该作者
    截上一张图

    点评

    重新上传了框图  详情 回复 发表于 2023-6-8 16:41
    我画了个简单框图,我IC1不贴, 要看IC2的波形,想提取S参数后拓扑仿真,那我IC1位置的PORT是否要提取,如果提取的话我阻抗设置多少(我认为不贴是开路,所以感觉要提取这个port的话50ohm应该不对)  详情 回复 发表于 2023-6-8 15:37
  • TA的每日心情
    无聊
    2023-11-6 15:17
  • 签到天数: 7 天

    [LV.3]偶尔看看II

    3#
     楼主| 发表于 2023-6-8 15:37 | 只看该作者
    wisuhuu 发表于 2023-6-8 15:14
    1 F, g1 u; l+ K* ?% G5 i7 I% ?截上一张图

    ' {( v) x+ Y. X; G2 X我画了个简单框图,我IC1不贴, 要看IC2的波形,想提取S参数后拓扑仿真,那我IC1位置的PORT是否要提取,如果提取的话我阻抗设置多少(我认为不贴是开路,所以感觉要提取这个port的话50ohm应该不对)- @" |4 b7 _' w' K. w& }
    ' F7 g' S* V8 G& R3 e& b- W4 R
    6 v' W7 o( o* N9 V9 z# @: [
    . F$ z% u2 y0 n5 g3 ^
  • TA的每日心情
    无聊
    2023-11-6 15:17
  • 签到天数: 7 天

    [LV.3]偶尔看看II

    4#
     楼主| 发表于 2023-6-8 16:41 | 只看该作者
    本帖最后由 30_hao 于 2023-6-8 16:45 编辑 1 ]. |) f7 M; q; R
    wisuhuu 发表于 2023-6-8 15:14
    . }; B# V! U: q) _9 u1 H! _截上一张图

    ) M3 V2 J! `8 I% O重新上传了框图

    1.png (19.04 KB, 下载次数: 7)

    1.png
  • TA的每日心情
    郁闷
    2023-7-11 15:32
  • 签到天数: 10 天

    [LV.3]偶尔看看II

    5#
    发表于 2023-6-14 16:27 | 只看该作者
    我仿了类似的, 波形趋势相近,提取的port为 CTL  到  IC2 , IC1那边的port不管,插损本身就是 CTL - IC2的

    点评

    多出来的分叉,会影响阻抗以及信号反射,不看应该不对吧啊  详情 回复 发表于 2023-6-16 22:02
    好的, 感谢,这个是有分支仿真时老不确定。如果是2个ddr,而且都贴的话,我仿真最远端的控制命令线波形,我提取S参数时,这个近端的DDR port要提取吗  详情 回复 发表于 2023-6-16 14:51
  • TA的每日心情
    无聊
    2023-11-6 15:17
  • 签到天数: 7 天

    [LV.3]偶尔看看II

    6#
     楼主| 发表于 2023-6-16 14:51 | 只看该作者
    Mitsiha 发表于 2023-6-14 16:27
    7 [9 I, `6 t  k% I+ m$ \( d9 h我仿了类似的, 波形趋势相近,提取的port为 CTL  到  IC2 , IC1那边的port不管,插损本身就是 CTL - IC2 ...

    . n! m* R/ ?: z" I" s( |0 o) q" r5 {! j好的, 感谢,这个是有分支仿真时老不确定。如果是2个ddr,而且都贴的话,我仿真最远端的控制命令线波形,我提取S参数时,这个近端的DDR port要提取吗2 q5 P* U2 Y) O1 P' }1 l
    0 o3 y% R0 i6 u3 r8 a. L

    该用户从未签到

    7#
    发表于 2023-6-16 22:02 | 只看该作者
    Mitsiha 发表于 2023-6-14 16:27' y8 |, h& z9 |$ G
    我仿了类似的, 波形趋势相近,提取的port为 CTL  到  IC2 , IC1那边的port不管,插损本身就是 CTL - IC2 ...

    ( w9 d" Q  s7 l, G( p# W" y/ S多出来的分叉,会影响阻抗以及信号反射,不看应该不对吧啊
    ) y4 o4 w+ Q$ z( {) N
    6 u; [  y  h/ |8 e: l  w! E7 U% L
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2026-4-18 18:50 , Processed in 0.125000 second(s), 32 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表