大家多点互联仿真都是怎么仿的

30_hao

请教下大家，一个controller，多个负载选贴的多点互联仿真，如果通过提取S参数来仿真， 中间不贴的负载需要生成port吗， 若要生成port的话阻抗是多少。
/ N0 f/ X% G* N2 u( a9 w' p

wisuhuu

截上一张图

30_hao

wisuhuu 发表于 2023-6-8 15:14
! M' I0 k2 k) R& h0 [! L3 u$ b- F  x截上一张图

/ L% s, z7 U8 m3 q0 c) G9 ~( I我画了个简单框图，我IC1不贴， 要看IC2的波形，想提取S参数后拓扑仿真，那我IC1位置的PORT是否要提取，如果提取的话我阻抗设置多少（我认为不贴是开路，所以感觉要提取这个port的话50ohm应该不对）

30_hao

5 M; }& U  ~- T1 \9 [6 r1 S) M

wisuhuu 发表于 2023-6-8 15:14
" U, ~. y0 G4 V7 `4 m截上一张图

3 V9 j) G6 `2 b/ H重新上传了框图

Mitsiha

我仿了类似的， 波形趋势相近，提取的port为 CTL  到  IC2 ， IC1那边的port不管，插损本身就是 CTL - IC2的

30_hao

Mitsiha 发表于 2023-6-14 16:27
6 A$ c' P  K5 ^# y- o1 _9 m) z) u3 u8 C我仿了类似的， 波形趋势相近，提取的port为 CTL  到  IC2 ， IC1那边的port不管，插损本身就是 CTL - IC2 ...

好的， 感谢，这个是有分支仿真时老不确定。如果是2个ddr，而且都贴的话，我仿真最远端的控制命令线波形，我提取S参数时，这个近端的DDR port要提取吗
$ z0 X" X  _; [' P% K' J' j

radioes8

Mitsiha 发表于 2023-6-14 16:27
3 H& T" t  C8 `7 u1 Q% v" ^( H4 @3 o我仿了类似的， 波形趋势相近，提取的port为 CTL  到  IC2 ， IC1那边的port不管，插损本身就是 CTL - IC2 ...

. H2 ~. _9 Q+ W  N: M多出来的分叉，会影响阻抗以及信号反射，不看应该不对吧啊
: t) R$ p5 P: y" W4 \) u- e
5 W5 s4 p3 S& f7 Z& l" G* y