DDR3问题？

yuanzekun168 · 发表于 2012-3-28 08:54

您需要登录才可以下载或查看，没有帐号？注册

x

各位大侠：请问DDR3可不可以不走等长？台湾有个板子，老板叫我看有没有问题，后来发现没等长，老板就问台湾那边，，他们说DDR3不用走等长，，求解答！！！

eeicciee · 发表于 2012-3-28 09:14

你说的不用等长是谁和谁不用等长？？？相对谁的？

songyx · 发表于 2012-3-28 09:42

ddr3不做等长？跑多少速率？
50M以上的总线最好都做等长

part99 · 发表于 2012-3-28 11:04

相同的DQS组里的DQS，DQ和DM要等长；
不同的DQS组里的DQS，DQ和DM可以不等长。

yuanzekun168 · 发表于 2012-3-28 14:42

eeicciee 发表于 2012-3-28 09:14
) r5 N, H1 Q$ G8 J9 H) u w+ w你说的不用等长是谁和谁不用等长？？？相对谁的？

我说的是DDR3到BGA

yuanzekun168 · 发表于 2012-3-28 14:42

songyx 发表于 2012-3-28 09:42
9 e0 H0 U5 t3 L( eddr3不做等长？跑多少速率？6 {$ e0 k& ~% S( r6 C
50M以上的总线最好都做等长

谢谢！！我大概了解了。。

yuanzekun168 · 发表于 2012-3-28 14:44

part99 发表于 2012-3-28 11:04 * y& T2 R' |2 C- \' h+ N% l5 w
相同的DQS组里的DQS，DQ和DM要等长；) h, A3 f8 |% d& f+ Q
不同的DQS组里的DQS，DQ和DM可以不等长。

笼统地说，就要等长，，是不是？？

与你同行 · 发表于 2012-3-28 18:33

DDR3的相关讨论发言。

婕妤 · 发表于 2012-3-28 22:58

DDR3采用 Fly by 拓扑结构 CLK DQS没必要走等

huangzj · 发表于 2012-3-29 08:24

数据总线之间等长，地址和控制线之间等长吧

yuanzekun168 · 发表于 2012-3-29 08:55

huangzj 发表于 2012-3-29 08:24 6 W4 P/ R7 q$ a' R
数据总线之间等长，地址和控制线之间等长吧

小弟学习了

huangbin1984 · 发表于 2012-3-29 11:14

差分对内严格等长
同组DQS和DQ严格等长
不同组DQ宽松等长
CLK，地址，控制严格等长
DQ和CLK不要求等长，但硬件设计者要在DDR控制器内做时序调整。

yuanzekun168 · 发表于 2012-3-29 14:37

huangbin1984 发表于 2012-3-29 11:14 ( m1 d& \6 Y# ?7 Z0 Q# f
差分对内严格等长
+ X W) k, y" }. y6 b/ L同组DQS和DQ严格等长
$ k" F2 ?% i5 C, Q) b: Z( f不同组DQ宽松等长

小弟学习了，谢谢

willyeing · 发表于 2012-7-27 10:43

yuanzekun168 发表于 2012-3-29 14:37
# Q- P( x8 l" n小弟学习了，谢谢

要根据时序余量来定的，不等长的时差小于时序余量，哪不等长也是可以的。

zjwufan · 发表于 2012-8-2 11:11

肯定要等长的，

帐号		自动登录	找回密码
密码			注册

推荐内容 /1