找回密码
 注册
关于网站域名变更的通知
查看: 1478|回复: 8
打印 上一主题 下一主题

PCB级的电磁兼容设计

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2012-3-19 20:59 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
1.引言
# q( G& C7 |; t$ s8 @印制线路板(PCB)是电子产品中电路元件和器件的支撑件,它提供电路元件和器件之间的电气连接,
2 ]6 ]2 U# \3 d7 i, y) P它是各种电子设备最基本的组成部分,它的性能直接关系到电子设备质量的好坏。随着信息化社会的发展,
/ R9 U) S8 T' H) l; d0 i各种电子产品经常在一起工作,它们之间的干扰越来越严重,所以,电磁兼容问题也就成为一个电子系统能
7 r* q) m! S# p+ g* \+ b否正常工作的关键。同样,随着电于技术的发展,PCB 的密度越来越高,PCB 设计的好坏对电路的干扰及抗# _$ {1 V8 w# Y" V* Z- J
干扰能力影响很大。要使电子电路获得最佳性能,除了元器件的选择和电路设计之外,良好的PCB 布线在电; }+ m; q1 _6 W' Y
磁兼容性中也是一个非常重要的因素。: @/ A" U5 H7 S, T" E& ]
既然PCB 是系统的固有成分,在PCB 布线中增强电磁兼容性不会给产品的最终完成带来附加费用。但是,
3 f% d; t- H6 @2 w: F5 l5 Z在印制线路板设计中,产品设计师往往只注重提高密度,减小占用空间,制作简单,或追求美观,布局均匀,  [  f' L6 E# q' f* O) _8 F4 t2 L
忽视了线路布局对电磁兼容性的影响,使大量的信号辐射到空间形成骚扰。一个拙劣的PCB 布线能导致更多4 o) B0 A' Y7 k7 d& s% E1 H" x
的电磁兼容问题,而不是消除这些问题。在很多例子中,就算加上滤波器和元器件也不能解决这些问题。到
" K& e+ `9 |( ^0 [4 i5 X最后,不得不对整个板子重新布线。因此,在开始时养成良好的PCB 布线习惯是最省钱的办法。
$ ^0 G! u- P; D- K有一点需要注意,PCB 布线没有严格的规定,也没有能覆盖所有PCB 布线的专门的规则。大多数PCB 布
) g$ p: A3 _9 N( r' S3 j线受限于线路板的大小和覆铜板的层数。一些布线技术可以应用于一种电路,却不能用于另外一种,这便主/ N! d5 J3 F' b" \
要依赖于布线工程师的经验。然而还是有一些普遍的规则存在,下面将对其进行探讨。, C' `  N: A4 Q+ x" [. e
为了设计质量好、造价低的PCB,应遵循以下一般原则:
* F: S3 y# ^4 d1 c  C/ _2.PCB 上元器件布局
" q7 B5 j! ~1 e% m% f7 m首先,要考虑PCB 尺寸
: y( {8 C# F& d6 X4 Y: t大小。PCB 尺寸过大时,印2 w' ?" l8 G# ^* C* y
制线条长,阻抗增加,抗噪; M) v; Y0 `1 x' f4 A+ }
声能力下降,成本也增加;& \/ z7 J0 p: l" g; n
过小,则散热不好,且邻近
& N6 s$ U% l6 X( _线条易受干扰。在确定PCB$ t1 r# o" |6 q. ~& |0 @1 p! P1 y( U8 `  r
尺寸后.再确定特殊元件的% b# o* b( X2 k; L; C, |/ U5 Y! j
位置。最后,根据电路的功
* I% L/ V- f9 W能单元,对电路的全部元器
8 j3 E% L: p6 I0 v( i2 k件进行布局。. \3 R6 J  }9 H$ d
电子设备中数字电路、模拟电路以及电源电路的元件布局和布线其特点各不相同,它们产生的干扰以及: M5 r: h; [+ ]7 W9 Q. w7 ~  ~
抑制干扰的方法不相同。此外高频、低频电路由于频率不同,其干扰以及抑制干扰的方法也不相同。所以在  L. P2 V/ Q& R. f- A# {$ G
元件布局时,应该将数字电路、模拟电路以及电源电路分别放置,将高频电路与低频电路分开。有条件的应
3 z0 x6 U. t5 ?( |使之各自隔离或单独做成一块电路板。此外,布局中还应特别注意强、弱信号的器件分布及信号传输方向途
# e3 e' |8 ~: G3 L1 S5 T径等问题。6 D) Y) F1 X" b! B
在印制板布置高速、中速和低速逻辑电路时,应按照图1-①的方式排列元器件。( U/ ]" G7 x  l0 I7 S, [
在元器件布置方面与其它逻辑电路一样,应把相互有关的器件尽量放得靠近些,这样可以获得较好的抗5 j# A* E; Q- i3 L* c. s5 R
噪声效果。元件在印刷线路板上排列的位置要充分考虑抗电磁干扰问题。原则之一是各部件之间的引线要尽
) U3 v& J. R3 q量短。在布局上,要把模拟信号部分,高速数字电路部分,噪声源部分(如继电器,大电流开关等)这三部
3 c2 |' ^; g, F% k3 f分合理地分开,使相互间的信号耦合为最小。如图1-②所示。
- K$ e/ c5 F7 w4 D时钟发生器、晶振和CPU 的时钟输入端都易产生噪声,要相互靠近些。易产生噪声的器件、小电流电路、
/ s) j/ c1 K* {! \: u4 P大电流电路等应尽量远离逻辑电路。如有可能,应另做电路板,这一点十分重要。.....附件内容有更丰富的内容。

PCB级的电磁兼容设计.pdf

243.46 KB, 下载次数: 433, 下载积分: 威望 -5

该用户从未签到

2#
发表于 2012-3-28 11:17 | 只看该作者
看看
  • TA的每日心情
    慵懒
    2020-11-4 15:57
  • 签到天数: 1 天

    [LV.1]初来乍到

    3#
    发表于 2012-3-29 12:54 | 只看该作者
    不懂,下来看看,学学; Z/ N8 \0 [0 m* h5 m  g' Y

    该用户从未签到

    4#
    发表于 2012-5-24 20:50 | 只看该作者
    谢谢分享。
  • TA的每日心情
    开心
    2020-1-10 15:57
  • 签到天数: 1 天

    [LV.1]初来乍到

    5#
    发表于 2012-5-28 19:35 | 只看该作者
    谢谢楼主分享
  • TA的每日心情
    开心
    2024-9-25 15:08
  • 签到天数: 16 天

    [LV.4]偶尔看看III

    6#
    发表于 2012-5-31 13:25 | 只看该作者
    学习下

    该用户从未签到

    7#
    发表于 2012-5-31 19:58 | 只看该作者
    谢谢分享
      T/ N! y- `  p# l0 Y

    该用户从未签到

    8#
    发表于 2012-6-2 08:24 来自手机 | 只看该作者
    谢谢分享
    , V6 e" O- i2 x& H

    该用户从未签到

    9#
    发表于 2012-6-2 11:58 | 只看该作者
    学习一下
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-11-22 22:29 , Processed in 0.140625 second(s), 26 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表