找回密码
 注册
查看: 541|回复: 4
打印 上一主题 下一主题

[技术讨论] 请教电脉冲群干扰测试加载在继电器输出的应对办法

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2023-2-24 13:16 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
公司一个用于电力的设备需要过电脉冲群干扰测试,干扰加载在继电器输出端,系统死机。后在机壳和电源地上加上好几个1uf/1600v的压敏电容,测试通过。不过不知道亚敏电容是怎么吸收掉干扰的。为什么继电器的输出会影响到CPU上呢?继电器应该是隔离的,那么光藕的输出会不会也会受到这种影响呢,没有实际测试过,恳请高手帮忙分析下,谢过..
$ c/ x, S7 H  c* w8 M7 W1 O7 k) \
  • TA的每日心情
    开心
    2022-1-29 15:05
  • 签到天数: 2 天

    [LV.1]初来乍到

    2#
    发表于 2023-2-24 14:44 | 只看该作者
    设备端口增加保护器件- D; ]2 Y" z1 ?& t- L
    在设备的端口增加保护器件。对干扰电压进行限幅,对干扰电流进行泄流,对干扰能量进行旁路等措施。

    该用户从未签到

    3#
    发表于 2023-2-24 15:07 | 只看该作者
    你的继电器的输出是怎么连接的?
    : g3 |5 ~, W- h2 L一端接电源地,一端接信号?

    该用户从未签到

    4#
    发表于 2023-9-23 22:32 | 只看该作者
  • TA的每日心情

    2024-1-5 15:23
  • 签到天数: 4 天

    [LV.2]偶尔看看I

    5#
    发表于 2024-2-29 21:37 | 只看该作者
    我也一样,群脉冲把控制板给干出毛病了,不知道怎么整改
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-6-1 20:49 , Processed in 0.078125 second(s), 23 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表