超实用的高频PCB电路设计问答（2）

ephemeral

31、如何选择 EDA 工具？5 |; L" l5 X' M3 ~
# b( m/ M3 y# ?4 B: F% B" g' M目前的 pcb 设计软件中，热分析都不是强项，所以并不建议选用，其它的功能 1.3.4 可以选择 pads或 cadence 性能价格比都不错。 PLD 的设计的初学者可以采用 PLD 芯片厂家提供的集成环境，在做到百万门以上的设计时可以选用单点工具。

4 K2 \; @* H& m- U5 o+ ~+ z- y* J% D' s
32、请推荐一种适合于高速信号处理和传输的 EDA 软件。# Y" h5 T8 T* X; N; a! o
常规的电路设计，INNOVEDA 的 PADS 就非常不错，且有配合用的仿真软件，而这类设计往往占据了 70%的应用场合。在做高速电路设计，模拟和数字混合电路，采用 Cadence 的解决方案应该属于性能价格比较好的软件，当然 mentor 的性能还是非常不错的，特别是它的设计流程管理方面应该是最为优秀的。（大唐电信技术专家 王升）
9 N  d8 A+ n% y% r
: H" W$ I$ x  P5 v1 U5 G0 q9 v& }9 u& u  h* _4 h
33、对 PCB 板各层含义的解释5 c6 [, m- Z& l# u! @, H2 i, B
Topoverlay ----顶层器件名称， 也叫 top silkscreen 或者 top component legend, 比如 R1 C5,
IC10.bottomoverlay----同理 multilayer-----如果你设计一个 4 层板，你放置一个 free pad or via, 定义它作为multilay 那么它的 pad 就会自动出现在 4 个层 上，如果你只定义它是 top layer, 那么它的 pad 就会只出现在顶层上。
8 i2 k; n2 O) J4 D! d& G9 x
: F$ h8 x: _- J: x5 @
; \" U% F3 Q( ^0 ?3 |2 N/ t: @34、2G 以上高频 PCB 设计，走线,排版,应重点注意哪些方面？# B4 v# L: A; M; p: X: w
! T& }( ?* H6 u1 \% R2G 以上高频 PCB 属于射频电路设计，不在高速数字电路设计讨论范围内。而 射频电路的布局（layout)和布线（routing)应该和原理图一起考虑的，因为布局布线都会造成分布效应。而且，射频电路设计一些无源器件是通过参数化定义，特殊形状铜箔实现，因此要求 EDA 工具能够提供参数化器件，能够编辑特殊形状铜箔。Mentor 公司的 boardstation 中有专门的 RF 设计模块，能够满足这些要求。而且，一般射频设计要求有专门射频电路分析工具，业界最著名的是 agilent 的 eesoft，和 Mentor 的工具有很好的接口。8 K6 W% Y6 r! ^, }; a
) |. \( P1 _" v8 o: [" D4 f
6 E5 A7 f( p( Z7 Q+ n, q- [* I1 a$ ~. e8 L) T$ C5 A4 U
35、2G 以上高频 PCB 设计，微带的设计应遵循哪些规则?
射频微带线设计，需要用三维场分析工具提取传输线参数。所有的规则应该在这个场提取工具中规定。
* I9 N8 |1 g9 E* ~9 u  U: s) K0 {0 @7 r/ e- [2 F. u

1 ?$ m2 C% p/ v* D36、对于全数字信号的 PCB，板上有一个 80MHz 的钟源。除了采用丝网（接地）外，为了保证有足够的驱动能力，还应该采用什么样的电路进行保护？+ |$ I; x, Q& P& t! D
确保时钟的驱动能力，不应该通过保护实现，一般采用时钟驱动芯片。一般担心时钟驱动能力，是因为多个时钟负载造成。采用时钟驱动芯片，将一个时钟信号变成几个，采用点到点的连接。选择驱动芯片，除了保证与负载基本匹配，信号沿满足要求（一般时钟为沿有效信号），在计算系统时序时，要算上时钟在驱动芯片内时延。4 x( ?! ~# F' f
6 p# H7 w; Q# H, T6 a  m, D
2 T. n8 _# e  I& [; `! h8 l4 H' i1 w$ S+ X( k
; L- v7 p7 m! w8 ~37、如果用单独的时钟信号板，一般采用什么样的接口，来保证时钟信号的传输受到的影响小？
. x1 z$ V8 M' F" d时钟信号越短，传输线效应越小。采用单独的时钟信号板，会增加信号布线长度。而且单板的接地供电也是问题。如果要长距离传输，建议采用差分信号。LVDS 信号可以满足驱动能力要求，不过您的时钟不是太快，没有必要。
# C* E  v, ^) M, f4 q: [( e) l- ~* [* n
6 i3 ~$ A# K/ V+ P- f
, i6 x- c, k& b. v( F' {38、27M,SDRAM 时钟线（80M-90M），这些时钟线二三次谐波刚好在 VHF 波段，从接收端高频窜入后干扰很大。除了缩短线长以外，还有那些好办法？
如果是三次谐波大，二次谐波小，可能因为信号占空比为 50%，因为这种情况下，信号没有偶次谐波。这时需要修改一下信号占空比。此外，对于如果是单向的时钟信号，一般采用源端串联匹配。这样可以抑制二次反射，但不会影响时钟沿速率。源端匹配值，可以采用下图公式得到。
, s% R3 M9 D% K; {' \5 V, r5 b( e5 r, A6 ^+ J
; u. [% Q, ?# j/ C8 v; E3 `" T& t0 f4 @
39、什么是走线的拓扑架构？
; L7 a9 A' B, y. o1 e) HTopology,有的也叫 routing order.对于多端口连接的网络的布线次序。
7 A3 j* X, v0 p' y- }3 ^; t1 g/ j; c" L) a0 j2 {' ~
$ d' f/ z9 J4 R
40、怎样调整走线的拓扑架构来提高信号的完整性？
2 b9 w( j0 D. e, X. E' [这种网络信号方向比较复杂，因为对单向，双向信号，不同电平种类信号，拓朴影响都不一样，很难说哪种拓朴对信号质量有利。而且作前仿真时，采用何种拓朴对工程师要求很高，要求对电路原理，信号类型，甚至布线难度等都要了解。


41、怎样通过安排叠层来减少 EMI 问题？
首先，EMI 要从系统考虑，单凭 PCB 无法解决问题。层迭对 EMI 来讲，我认为主要是提供信号最短回流路径，减小耦合面积，抑制差模干扰。另外地层与电源层紧耦合，适当比电源层外延，对抑制共模干扰有好处。

# \* j/ b0 W7 V! b5 T/ D
% K# V/ o8 [' r' }) P1 H42、为何要铺铜？" b5 G- u! s% R& i1 F
一般铺铜有几个方面原因。１，EMC.对于大面积的地或电源铺铜，会起到屏蔽作用，有些特殊地，如 PGND 起到防护作用。２，PCB 工艺要求。一般为了保证电镀效果，或者层压不变形，对于布线较少的PCB 板层铺铜。３，信号完整性要求，给高频数字信号一个完整的回流路径，并减少直流网络的布线。当然还有散热，特殊器件安装要求铺铜等等原因。
8 x+ F+ N/ J) @* ~8 e+ C/ }! X0 n
- [5 W4 D  C: G+ w
+ I9 {0 G; D; [43、在一个系统中，包含了DSP和 pld，请问布线时要注意哪些问题呢？- E$ q4 @3 e" m6 z
看你的信号速率和布线长度的比值。如果信号在传输在线的时延和信号变化沿时间可比的话，就要考虑信号完整性问题。另外对于多个 DSP，时 钟，数据 信号走线拓普也会影响信号质量和时序，需要关注。/ ?& ~& B7 g: c3 e2 I6 \% B
7 i1 a  E" S& O& D
; P" }4 M5 C& _9 V  Z- a3 W' p* h4 w
44、除 protel 工具布线外，还有其他好的工具吗？
至于工具，除了 PROTEL，还有很多布线工具，如 MENTOR 的 WG2000,EN2000 系列和 powerpcb，Cadence 的 allegro，Zuken 的 cadstar,cr5000 等，各有所长。

+ |' Q7 C9 R1 G  ~9 O  z# H# \) _/ a- d) u! F
5 x% c- P0 A# ?" Q45、什么是“信号回流路径”？0 n6 D) `2 |% }% L
  H, d2 i8 I+ S1 v8 d信号回流路径,即 return current。高速数字信号在传输时，信号的流向是从驱动器沿 PCB 传输线到负载，再由负载沿着地或电源通过最短路径返回驱动器端。这个在地或电源上的返回信号就称信号回流路径。Dr.Johson 在他的书中解释，高频信号传输，实际上是对传输线与直流层之间包夹的介质电容充电的过程。SI 分析的就是这个围场的电磁特性，以及他们之间的耦合。
, ^# T* F+ Q; q9 W
. N) ?1 r. A  j! M0 R+ k) P5 l
9 U0 m1 Z: M. K( K9 w( I46、如何对接插件进行SI分析？
在 IBIS3.2 规范中，有关于接插件模型的描述。一般使用 EBD 模型。如果是特殊板，如背板，需要SPICE 模型。也可以使用多板仿真软件（HYPERLYNX 或 IS_multiboard），建立多板系统时，输入接插件的分布参数，一般从接插件手册中得到。当然这种方式会不够精确，但只要在可接受范围内即可。# [0 l; N% Y! ~, o3 t+ G
$ o1 _- u1 G' C2 z: t1 F* ?. f% o! A" }0 z7 t  b0 @" x
6 t1 U" q" h1 ~/ T8 v* j% B, X( I) T
47、请问端接的方式有哪些？
端接（terminal）,也称匹配。一般按照匹配位置分有源端匹配和终端匹配。其中源端匹配一般为电阻串联匹配，终端匹配一般为并联匹配，方式比较多，有电阻上拉，电阻下拉，戴维南匹配，AC 匹配，肖特基二极管匹配。& q6 j9 U% g9 l! F) ]" @
7 G$ u8 F, R' B( l4 W- ~- |" V" X
' r5 l' G4 M% l$ `) A2 k$ o, ]0 M+ b- I( K( F3 ?
4 e( L! G/ d! y4 w48、采用端接（匹配）的方式是由什么因素决定的？
  f" M! j' \* p  t, P& n匹配采用方式一般由 BUFFER 特性，拓普情况，电平种类和判决方式来决定，也要考虑信号占空比，系统功耗等。) |/ B# c5 B2 g2 ^
0 _( ~% T5 w5 i$ M( A0 B1 p& o% |, _9 Z6 h# M9 d
- p5 O  ]1 j9 B1 X
, h4 K$ f; ~' h' |1 T49、采用端接（匹配）的方式有什么规则？
数字电路最关键的是时序问题，加匹配的目的是改善信号质量，在判决时刻得到可以确定的信号。对于电平有效信号，在保证建立、保持时间的前提下，信号质量稳定；对延有效信号，在保证信号延单调性前提下，信号变化延速度满足要求。Mentor ICX 产品教材中有关于匹配的一些资料。另外《High Speed Digital design a hand book of blackmagic》有一章专门对 terminal 的讲述，从电磁波原理上讲述匹配对信号完整性的作用，可供参考。9 M5 S$ ]8 G1 \9 u- r
; q- N# f1 Z8 y
4 [7 m: R9 E: o, a, C: N7 ^5 j
50、能否利用器件的 IBIS 模型对器件的逻辑功能进行仿真？如果不能，那么如何进行电路的板级和系统级仿真？& i2 B5 B) c1 r, b0 g" i! r- {8 }
, q2 Q" f3 r+ W7 }IBIS 模型是行为级模型，不能用于功能仿真。功能仿真，需要用 SPICE 模型，或者其他结构级模型。; U# b5 L7 x2 G2 G& w8 O7 _3 v1 p* G
9 q% r% C, F4 m* w( o5 h9 E

51、在数字和模拟并存的系统中，有 2 种处理方法，一个是数字地和模拟地分开，比如在地层，数字地是独立地一块，模拟地独立一块，单点用铜皮或 FB 磁珠连接，而电源不分开；另一种是模拟电源和数字电源分开用 FB 连接，而地是统一地地。请问李先生，这两种方法效果是否一样？
9 u3 U# z+ ]" W( @( H0 H应该说从原理上讲是一样的。因为电源和地对高频信号是等效的。

/ {  y" h! H3 }6 W! K% R: D: A
! f6 `- U. M# P0 Z* \4 W区分模拟和数字部分的目的是为了抗干扰，主要是数字电路对模拟电路的干扰。但是，分割可能造成信号回流路径不完整，影响数字信号的信号质量，影响系统 EMC 质量。因此，无论分割哪个平面，要看这样作，信号回流路径是否被增大，回流信号对正常工作信号干扰有多大。现在也有一些混合设计，不分电源和地，在布局时，按照数字部分、模拟部分分开布局布线，避免出现跨区信号。; Z0 S* x+ C; `3 e8 k; D
& r9 ^* N3 C9 R7 d, z- e4 N4 H+ K* e! V# w$ R' `5 P* P

52、安规问题：FCC、EMC 的具体含义是什么？# ^5 ], r# g4 v3 h+ @
FCC: federal communication commission 美国通信委员会: s5 Z( _" }& G2 P- N: ?
EMC: electro megnetic compatibility 电磁兼容
FCC 是个标准组织，EMC 是一个标准。标准颁布都有相应的原因，标准和测试方法。2 q. F9 ?5 X. h% T! E0 }
* K1 F( a3 V& `2 {4 `3 U% ~2 U5 D
- H3 U9 g& m3 y
. `( K7 U3 r" M( L, \53、何谓差分布线？
差分信号，有些也称差动信号，用两根完全一样，极性相反的信号传输一路数据，依靠两根信号电平差进行判决。为了保证两根信号完全一致，在布线时要保持并行，线宽、线间距保持不变。
& v* u- n4 J5 e) R$ ]4 Q  b6 e' }" c* l/ f0 h6 O
" U8 Q" T" L# ^" m2 a6 R
- N' [; Y2 N# X8 y54、PCB 仿真软件有哪些？9 n# S1 K: e4 ~( L4 ^
仿 真 的种类很多， 高 速 数 字电 路 信 号 完 整 性 分 析 仿 真 分析(SI) 常 用 软 件有icx,signalvision,hyperlynx,XTK,speectraquest 等。有些也用 Hspice。
, P0 y( i$ L% q" y/ j3 i
2 Z9 T/ P9 d1 o5 B* T9 G) ]  }
3 g8 [5 {! \. ?( Z/ ?: Z55、PCB 仿真软件是如何进行 LAYOUT 仿真的？
高速数字电路中，为了提高信号质量，降低布线难度，一般采用多层板，分配专门的电源层，地层。
+ `- y) \% m5 a# l# i# U
- Y8 T2 |6 D/ w# q! @  J
56、在布局、布线中如何处理才能保证 50M 以上信号的稳定性4 Z# P2 _' v! \- I! Z! G1 l" \- T6 F5 d
" T: H0 f4 C) e# ^; M( b: N0 d高速数字信号布线，关键是减小传输线对信号质量的影响。因此，100M 以上的高速信号布局时要求信号走线尽量短。数字电路中，高速信号是用信号上升延时间来界定的。而 且 ，不 同种类的信号（如 TTL,GTL,LVTTL），确保信号质量的方法不一样。
# N, e" a0 F! @: ~
* ~5 H; k1 z: d( a2 }6 Y' j3 h- v" s5 U1 K1 F- v7 u: j
! q! |( C% d7 Q57、室外单元的射频部分，中频部分，乃至对室外单元进行监控的低频电路部分往往采用部署在同一 PCB 上，请问对这样的 PCB 在材质上有何要求？如何防止射频，中频乃至低频电路互相之间的干扰？$ D5 d4 @: I6 r( A
混合电路设计是一个很大的问题。很难有一个完美的解决方案。$ [3 X) L; m: C: E$ N" A: R8 E& @
一般射频电路在系统中都作为一个独立的单板进行布局布线，甚至会有专门的屏蔽腔体。而且射频电路一般为单面或双面板，电路较为简单，所有这些都是为了减少对射频电路分布参数的影响，提高射频系统的一致性。相对于一般的 FR4 材质，射频电路板倾向与采用高Q值的基材，这种材料的介电常数比较小，传输线分布电容较小，阻抗高，信号传输时延小。在混合电路设计中，虽然射频，数字电路做在同一块 PCB 上，但一般都分成射频电路区和数字电路区，分别布局布线。之间用接地过孔带和屏蔽盒屏蔽。  `+ m5 A' @9 _
7 G4 g$ Z# R0 @. r/ r4 ?0 v7 @

58、对于射频部分，中频部分和低频电路部分部署在同一 PCB 上，mentor 有什么解决方案？
! g. s+ j+ r0 NMentor 的板级系统设计软件，除了基本的电路设计功能外，还有专门的 RF 设计模块。在RF原理图设计模块中，提供参数化的器件模型，并且提供和 EESOFT 等射频电路分析仿真工具的双向接口；在 RF LAYOUT 模块中，提供专门用于射频电路布局布线的图案编辑功能，也有和 EESOFT 等射频电路分析仿真工具的双向接口，对于分析仿真后的结果可以反标回原理图和 PCB。同时，利用 Mentor 软件的设计管理功能，可以方便的实现设计复用，设计派生，和协同设计。大大加速混合电路设计进程。手机板是典型的混合电路设计，很多大型手机设计制造商都利用 Mentor 加安杰伦的 eesoft 作为设计平台。
/ R! |+ d; p6 O5 f/ x* v8 y# ]2 S& a6 C  @/ h0 L# O3 \( d
( o0 L7 ~  x; z7 B5 K/ k% v: ?
4 K% e- x# T7 }0 f6 z59、Mentor 的产品结构如何？: M& N; z1 f+ K! R9 `+ e
: b& d3 R# z7 m1 P6 V& Z  M$ mMentor Graphics 的 PCB 工具有 WG(原 veribest)系列和 Enterprise(boardstation)系列。0 e$ `, B1 ~$ C; V" F& R

6 _9 v, p* B- H" X0 p$ R
5 T) g1 B# Z$ g+ H60、Mentor 的 PCB 设计软件对 BGA、PGA、COB 等封装是如何支持的？
Mentor 的 autoactive RE 由收购得来的 veribest 发展而来，是业界第一个无网格，任意角度布线器。众所周知，对于球栅数组，COB 器件，无网格，任意角度布线器是解决布通率的关键。在最新的autoactive RE 中，新增添了推挤过孔，铜箔，REROUTE 等功能，使它应用更方便。另外，他支持高速布线，包括有时延要求信号布线和差分对布线。
/ i$ y: A: B+ m; ]7 Z7 w0 Q! x# J( E; x/ W
1 g& V6 L4 e' r3 M6 S! m5 {, n5 V4 J1 r# L. h* H, M& I+ Z
, D2 j( P% }9 a61、Mentor 的 PCB 设计软件对差分线队的处理又如何？
& D/ }4 P( l5 EMentor 软件在定义好差分对属性后，两根差分对可以一起走线，严格保证差分对线宽，间距和长度差，遇到障碍可以自动分开，在换层时可以选择过孔方式。( k8 i& ^7 A5 Q* Z8 B  W" A$ ^
- s5 a2 z3 F* E3 D3 {; d4 r

; M5 P  n2 w2 c2 {* w62、在一块 12 层 PCb 板上，有三个电源层 2.2v，3.3v,5v，将三个电源各作在一层，地线该如何处理？
一般说来，三个电源分别做在三层，对信号质量比较好。因为不大可能出现信号跨平面层分割现象。跨分割是影响信号质量很关键的一个因素，而仿真软件一般都忽略了它。对于电源层和地层，对高频信号来说都是等效的。在实 际 中，除了考虑信号质量外，电 源 平 面 耦 合 ( 利 用相邻地平面降低电源平面交流阻抗)，层迭对称，都是需要考虑的因素。+ I' V. ^! w- z& D$ U6 S6 ^
$ T1 L! y6 ?$ O, ]
& e' }  D- h$ Y; c2 L# ]7 \; {' X4 t$ J
6 O4 G5 P5 _$ q' l6 j: j63、PCB 在出厂时如何检查是否达到了设计工艺要求？! D4 b+ ~6 O7 A
6 a' E8 k( i6 _& Q1 Y% S: {: p很多 PCB 厂家在 PCB 加工完成出厂前，都要经过加电的网络通断测试，以确保所有联线正确。同时，越来越多的厂家也采用 x 光测试，检查蚀刻或层压时的一些故障。对于贴片加工后的成品板，一般采用 ICT测试检查，这需要在 PCB 设计时添加 ICT 测试点。如果出现问题，也可以通过一种特殊的 X 光检查设备排除是否加工原因造成故障。
: d9 W# f3 r5 O5 L( P- R1 M% }
/ U5 U2 C) |& F" I6 b* @) D1 Z' E9 [! _% y
' S8 [1 Z5 a. }* L5 h9 w64、“机构的防护”是不是机壳的防护？
是的。机壳要尽量严密，少用或不用导电材料，尽可能接地。


# g/ H2 M7 q, `# \4 K" d65、在芯片选择的时候是否也需要考虑芯片本身的 ESD 问题？
' d4 W0 b' j1 \: C  Y) ?不论是双层板还是多层板，都应尽量增大地的面积。在选择芯片时要考虑芯片本身的 ESD 特性，这些在芯片说明中一般都有提到，而且即使不同厂家的同一种芯片性能也会有所不同。设计时多加注意，考虑的全面一点，做出电路板的性能也会得到一定的保证。但 ESD 的问题仍然可能出现，因此机构的防护对ESD 的防护也是相当重要的。
% N- A' U9 @$ u0 \

66、在做 pcb 板的时候，为了减小干扰，地线是否应该构成闭和形式？
5 Q4 G9 ?3 }( l6 c6 a0 @在做 PCB 板的时候，一般来讲都要减小回路面积，以便减少干扰，布地线的时候，也不应布成闭合形式，而是布成树枝状较好，还有就是要尽可能增大地的面积。
2 g$ ^0 w; b& N1 u
( N  V( u, U7 l  M' L
67、如果仿真器用一个电源，pcb 板用一个电源，这两个电源的地是否应该连在一起？) Q4 w9 I/ p0 N5 @
) I, E! e1 Q9 q& ]/ a如果可以采用分离电源当然较好，因为如此电源间不易产生干扰，但大部分设备是有具体要求的。既然仿真器和 PCB 板用的是两个电源，按我的想法是不该将其共地的。( J1 f& g* P" D) S& b6 s. E( @
2 m- U0 J* B2 b" q! g4 I# q
- ?" x$ W: E1 i* V) t* j+ z/ E5 \4 |: W
68、一个电路由几块 pcb 板构成，他们是否应该共地？; U/ _- C4 e4 A! x- }# ^  I; F
一个电路由几块 PCB 构成，多半是要求共地的，因为在一个电路中用几个电源毕竟是不太实际的。但如果你有具体的条件，可以用不同电源当然干扰会小些。
$ O) ?. }) z" k+ I9 p

8 V1 P% a4 a) @: @$ p* h) s69、设计一个手持产品，带 LCD，外壳为金属。测试 ESD 时，无法通过 ICE-1000-4-2 的测试，CONTACT 只能通过 1100V，AIR 可以通过 6000V。ESD 耦合测试时，水平只能可以通过 3000V，垂直可以通过 4000V 测试。CPU 主频为 33MHZ。有什么方法可以通过 ESD 测试？
! r& q& C! ~$ X. D4 h: c# H( ~手持产品又是金属外壳，ESD 的问题一定比较明显，LCD 也恐怕会出现较多的不良现象。如果没办法改变现有的金属材质，则建议在机构内部加上防电材料，加强 PCB 的地，同时想办法让 LCD 接地。当然，如何操作要看具体情况。
6 M. f7 D; V( m8 z+ ]
9 B* J0 P2 n; }0 O) w0 `3 w
+ K+ ^! s7 p$ E4 Z$ i0 I; T7 h' D70、设计一个含有 DSP，PLD 的系统，该从那些方面考虑 ESD？0 d$ z! E' p' P8 \$ w
8 c; T# Q# U/ B$ D+ p: J! K  G就一般的系统来讲，主要应考虑人体直接接触的部分，在电路上以及机构上进行适当的保护。至于ESD 会对系统造成多大的影响，那还要依不同情况而定。干燥的环境下，ESD 现象会比较严重，较敏感精细的系统，ESD 的影响也会相对明显。虽然大的系统有时 ESD 影响并不明显，但设计时还是要多加注意，尽量防患于未然。
' {, v9 A, u5 i. H/ j