FPGA实现三分频电路，3/2分频电路等

dragongfly

FPGA实现三分频电路，3/2分频电路等
/ I; Z) m% y8 ~+ l

lili_qq

用JK-FF实现3分频很方便，不需要附加任何逻辑电路就能实现同步计数分频。

Terran

用D-FF实现3分频时，必须附加译码反馈电路，强制计数状态返回到初始全零状态，就是用NOR门电路把Q2，Q1=―11B‖的状态译码产生―H‖电平复位脉冲，强迫FF1和FF2同时瞬间（在下一时钟输入Fi的脉冲到来之前）复零，于是Q2，Q1=―11B‖状态仅瞬间作为―毛刺‖存在而不影响分频的周期，这种―毛刺‖仅在Q1中存在，实用中可能会造成错误，应当附加时钟同步电路或阻容低通滤波电路来滤除，或者仅使用Q2作为输出。

jack_are

D-FF的3分频，还可以用AND门对Q2，Q1译码来实现返回复零。