关于DDR走线T型或Fly-by拓扑的讨论

saber1066

最近我正在研究DDR走线使用T型或Fly-by拓扑相关问题，在网上也很是寻找了一些相关知识。发现基本上有个结论4片以下颗粒T型与Fly-by拓扑没有较大差异，无非就是Fly-by需要主控芯片支持Write leveling功能，考虑到T型等长更好对时序好，一般在PCB布局空间足够的情况下推荐使用T型。而4片以上的多片颗粒因为T型拓扑会带来较强的同步切换噪声，在主控芯片支持Write leveling功能的情况下选用Fly-by拓扑走线。而在网上找到的“https://www.sohu.com/a/205236960_783247”这篇文章中提到，因为DPS驱动能力弱的情况下Fly-by拓扑结构会导致较强的过冲，其他条件不变的情况下T型拓扑结构有效解决了信号过冲（见图片）。哪么问题来对于信号过冲这个问题分析，是传输线阻抗不匹配造成信号的反射，多个反射信号和原信号叠加导致过冲。而对于2片ddr而言T型走线与Fly走线应该是不会有阻抗上较大差异的？
而根据我找到的“https://blog.csdn.net/jsf120/article/details/113986468”这篇文章说的，T型拓扑会带来较强的同步切换噪声就是因为T行走线全部等长导致的信号跳变引起干扰叠加。那前一篇文章提到的“因为T拓扑是完全对称的，在完全等臂分支的情况下，两个接收端感受到的反射也是一样的，可以相互抵消一部分，从而抑制信号过冲。”不是应该在完全等臂分支的情况下引起干扰的叠加吗？
; {" p/ R# v' K( N; d8 E8 S


因为本人理论知识不足，对于网上的各种结论已经有些分析不清楚了，故向各位大神求教：DDR走线T型或Fly-by拓扑在不考虑PCB成本与空间只考虑信号质量的情况下究竟如何选择，有何依据？

heyongqiang

留个坐标

saber1066

自己顶一下

saber1066

自己顶一下

EagleJi

结论都是建立在多次仿真验证测试的基础上的，我可以这么讲，你这个问题算是SI领域的登堂入室的讨论了。我还在门外，我的理解是，能做T做T。