用Verilog或VHDL写一段代码,实现消除一个glitch（毛刺）

STGing

用Verilog或VHDL写一段代码,实现消除一个glitch（毛刺）
3 l' \4 \6 d! P

Crash

消除毛刺的方法，就是防止亚稳态的措施（例如降低时钟频率，用更快的触发器FF），因为毛刺可能会导致亚稳态

niubility

最好采用同步器的方式，将传输过来的信号经过两级触发器就可以消除毛刺。但这种方式消除毛刺是需要满足一定条件的，并不能保证一定可以消除，只能尽量降低毛刺的影响。

jack_are

module    glitch(
input      clk,
9 F# B8 p% ^2 L  q' V/ m. \; g  y input      rst_n,
input      data,
9 U3 E9 N; @  e7 [ output reg value_d);
/ F  R9 {, |: t' \$ h
reg  data_t0  ;

always @(posedge clk or negedge rst_n) begin
   if(!rst_n) begin
! m( L( ~/ }: ]* ~* M( {( J* D' s      data_t0  <= 1'b0;
# P' }- B6 a) x2 n7 X- s% W/ h      value_d  <= 1'b0;
7 p5 w- m: ~* G7 w/ s& R1 d- v     end
) v$ g5 Q# g7 A; u+ v; x   else begin
      data_t0  <= data   ;
1 P- h$ K: |* O      value_d  <= data_t0;
0 o: u6 S  e/ V) T' s9 M     end
+ w& V! n! ?$ G4 Nend
; p# y1 K; }' k( K0 h$ d
  A2 @7 K& k) Vendmodule