找回密码
 注册
关于网站域名变更的通知
查看: 264|回复: 2
打印 上一主题 下一主题

FPGA程序受时钟频率影响,频率不同,结果不同

[复制链接]
  • TA的每日心情
    开心
    2022-1-29 15:04
  • 签到天数: 1 天

    [LV.1]初来乍到

    跳转到指定楼层
    1#
    发表于 2022-12-28 14:00 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录!

    您需要 登录 才可以下载或查看,没有帐号?注册

    x
    写了一个FPGA程序,当用50M时钟作为驱动时,程序正常运行,当用100M时钟驱动时就不能运行,不是时间不够的问题,因为当用50M时我用1个时钟,当用100M时我用两个时钟,也就是两个程序在做相同事情的时候给的时间是相同的,只是驱动频率不同
    ) I0 Q$ b0 s- d/ a9 y0 {$ s
  • TA的每日心情
    开心
    2022-1-29 15:03
  • 签到天数: 2 天

    [LV.1]初来乍到

    2#
    发表于 2022-12-28 15:09 | 只看该作者
    你先把时钟2分频,再将这个时钟信号接入各个模块的时钟。

    该用户从未签到

    3#
    发表于 2022-12-28 15:19 | 只看该作者
    输入的始终频率能不能提高,得看fpga芯片支不支持,最大支持多少,有时候很大的时候时钟就会飘,内部提高时钟频率,靠的是程序的优化,多用寄存器频率就会提高
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-7-21 21:41 , Processed in 0.109375 second(s), 23 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表