FPGA附加约束的作用？

dragongfly · 发表于 2022-12-28 10:10

您需要登录才可以下载或查看，没有帐号？注册

x

FPGA附加约束的作用？

Ele_insect · 发表于 2022-12-28 11:33

提高设计的工作频率，减少了逻辑和布线延时。

zhi_hui_zhou · 发表于 2022-12-28 13:42

获得正确的时序分析报告，（静态时序分析工具以约束作为判断时序是否满足设计要求的标准，因此要求设计者正确输入约束，以便静态时序分析工具可以正确的输出时序报告）

tick_tock · 发表于 2022-12-28 13:58

指定FPGA/CPLD的电气标准和引脚位置。

帐号		自动登录	找回密码
密码			注册

推荐内容 /1