FPGA的时序约束的概念和基本策略？

STGing

FPGA的时序约束的概念和基本策略？
' a- d$ X: l' `, v( u: O- i- s1 E

Maskman

时序约束：周期约束，偏移约束，静态时序路径约束三种。通过附加时序约束可以综合布线工具调整映射和布局布线，使设计达到时序要求。

big_gun

附加时序约束的一般策略是：
先附加全局约束，然后对快速和慢速例外路径附加专门约束。附加全局约束时，首先定义设计的所有时钟，对各时钟域内的同步元件进行分组，对分组附加周期约束，然后对FPGA/CPLD输入输出PAD附加偏移约束、对全组合逻辑的PAD TO PAD。

jack_are

 路径附加约束。
$ C& q% m$ @  f3 r附加专门约束时，首先约束分组之间的路径，然后约束快、慢速例外路径和多周期路径，以及其他特殊路径。