ALLEGRO DRC错误T/P，求指导

lili_qq

allegro DRC错误T/P，求指导
* u; k7 l) N- `9 y: y' O- Y
# o" ~1 v1 b5 l, z: T# v- s* TClass:           DRC ERROR CLASS
# v  l& E2 V) E, iSubclass:        BOTTOM
/ p/ _/ {% A: V5 U  VOrigin xy:       (-19.8436 10.2296)
3 }; G; s& y0 r, i5 S1 W- w$ x8 tConstraint:      Via at SMD thru
Constraint Set:  NONE
* w# ~/ B8 d7 h- w* R$ ^Constraint Type: DESIGN
$ U) g0 ^6 Z/ \
9 a! y' D# D( tConstraint value: FALSE
Actual value:     TRUE
以上报错的DRC应该如何改？

jordanli22

如果不需要，忽略，或者关掉这个drc的检查，在cmgr  analyze analysis mode 下

名字好听吗

Constraint的工作原理是根据使用的限制函数不同，生成惩罚项，而这些惩罚项，相当于乘以给能量函数乘以一个权重因子，使得如果结构偏移了我们所限制的范围，那么它的能量将比在范围内的结构更高。
) D3 t1 u! {* R2 u- C在实际运算时，需要根据具体的限制参数对打分函数特别的项赋予对应的权重。

dragongfly

DRC检查就是检查设计是否满足所设置的规则。一个完整的PCB设计必须经过各项电气规则检查。常见的检查项包括间距、开路以及短路的检查，更加严格的还有差分对、阻抗线等检查。