FPGA的建立时间与保持时间的概念？

STGing

FPGA的建立时间与保持时间的概念？

big_gun

触发器在时钟上升沿到来之前，其数据输入端的数据必须保持不变的最小时间。

zhi_hui_zhou

建立时间、保持时间模型展现；建立时间余量、保持时间余量的计算；以及系统允许时钟频率的最大频率计算。
9 H/ |5 T9 B" ]' J建立时间：触发器在时钟上升沿到来之前，其数据输入端的数据必须保持不变的最小时间。
# `% s3 Q0 S" a3 `保持时间：触发器在时钟上升沿到来后，其数据输入端的数据必须保持不变的最小时间。