这段verilog代码是不是有问题啊，仿真波形错误啊？

mengzhuhao · 发表于 2007-11-21 20:45

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

是一个关于流水线方式实现的8位全加器
从书上抄的一个例子：
module pipeline(cout,sum,ina,inb,cin,clk);

output [7:0] sum;
output cout;
input [7:0] ina;
input [7:0] inb;
input cin,clk;
reg [7:0] tempa,tempb,sum;
reg tempci,firstco,secondco,thirdco,cout;
reg [1:0] firsts,thirda,thirdb;
reg [3:0] seconda;
reg [3:0] secondb;
reg [3:0] seconds;
reg [5:0] firsta,firstb,thirds;

always @(posedge clk)
      begin
         tempa=ina;
         tempb=inb;
         tempci=cin;
      end

always @(posedge clk)
      begin
         {firstco,firsts}=tempa[1:0]+tempb[1:0]+tempci;
         firsta=tempa[7:2];
         firstb=tempb[7:2];
      end

always @(posedge clk)
      begin
         {secondco,seconds}={firsta[1:0]+firstb[1:0]+firstco,firsts};
         seconda=firsta[5:2];
         secondb=firstb[5:2];
      end

always @(posedge clk)
      begin
         {thirdco,thirds}={seconda[1:0]+secondb[1:0]+secondco,seconds};
         thirda=seconda[3:2];
         thirdb=secondb[3:2];
      end

always @(posedge clk)
      begin
         {cout,sum}={thirda[1:0]+thirdb[1:0]+thirdco,thirds};
      end

endmodule
自己写了一个激励文件：
`timescale 10ns / 1ns
module pipeline_tb;

//Internal signals declarations:
wire cout;
wire [7:0]sum;
reg [7:0]ina;
reg [7:0]inb;
reg cin;
reg clk;
parameter dely=10;

// Unit Under Test port map
pipeline UUT (
      .cout(cout),
      .sum(sum),
      .ina(ina),
      .inb(inb),
      .cin(cin),
      .clk(clk));

always #(dely/2)clk=~clk;

initial
      begin
         clk=0;
         cin=0;
         ina=8'b0;
         inb=8'b0;
         #(dely*1000) $finish;
      end

always #(10*dely) cin=$random;

always #(10*dely) ina=$random;

always #(10*dely) inb=$random;

initial
      $monitor($realtime,,"ps %h %h %h %h %h %h ",cout,sum,ina,inb,cin,clk);
endmodule
但是仿真出来的波形明显不对啊

langhuamin · 发表于 2007-11-22 13:28

就是中间那组数据有一位算错了。估计是连续进位的问题。

[ 本帖最后由 langhuamin 于 2007-11-23 08:31 编辑 ]

mengzhuhao · 发表于 2007-11-23 08:58

原帖由 langhuamin 于 2007-11-22 13:28 发表
- P( t9 T) _: b$ O1 U就是中间那组数据有一位算错了。估计是连续进位的问题。

问题是，为何第一个进位正确，而后面的两个进位就错误了？这属于什么问题？

langhuamin · 发表于 2007-11-23 12:28

据猜测，程序可能有问题。
{thirdco,thirds}={seconda[1:0]+secondb[1:0]+secondco,seconds};PCB

其中，{seconda[1:0]+secondb[1:0]+secondco,seconds}是6位，{thirdco,thirds}是7位，

导致最高进位出现问题。

此属推断，待验证。。。

可以尝试先将second[2:0]＝seconda[1:0]+secondb[1:0]+secondco;

再{thirdco,thirds}={second[2:0],seconds};

不过我这边现在没装这个工具软件。。。

[ 本帖最后由 langhuamin 于 2007-11-23 18:40 编辑 ]

langhuamin · 发表于 2007-11-24 11:54

回去试了一下，确实如此。
而且程序段可以作以下简化：

reg [8:0]ins;

always @(posedge clk)
  begin
   tempa<=ina;
   tempb<=inb;
   tempci<=cin;
end
always @(posedge clk)
begin
   ins=tempa+tempb+tempc;
   {cout,sum}={ins};
end

mengzhuhao · 发表于 2007-11-24 21:22

原帖由 langhuamin 于 2007-11-24 11:54 发表 ' ^* j2 X; b$ T" K
回去试了一下，确实如此。
$ l/ i* N0 O' Z% F9 B% R8 H5 a而且程序段可以作以下简化：# w9 b0 I6 O( l3 \# X: ~: i

( _2 K, A5 ^) g  A9 ~
  q' w, s5 M% ?5 zreg [8:0]ins;
: _1 \9 O- F5 ~( C* S- l/ ]" p9 R/ u; V! P: `! R
always @(posedge clk)  & a8 m6 J9 M) @3 \6 r% b9 o% O
  begin
$ ~  o% {! h, ]( p( H    tempa

虽然没错
这样的代码综合出来比流水线效率低
综合出来用的器件也多哈
呵呵

mengzhuhao · 发表于 2007-11-24 21:25

原帖由 langhuamin 于 2007-11-23 12:28 发表
% b1 \' q, h8 V2 @' T1 K0 N9 k据猜测，程序可能有问题。
" a4 w* [, I0 Q+ E1 D{thirdco,thirds}={seconda[1:0]+secondb[1:0]+secondco,seconds}CB' T$ D% ^- s; y, w0 p" t, W
9 k" G0 ~5 N8 O: c! [

+ u5 C/ w0 D/ g, E: X其中，{seconda[1:0]+secondb[1:0]+secondco,seconds}是6位，{thirdco,thirds}是7位，
3 ^# |1 Y, U+ I1 P- a2 u( Z/ a
导致最高进位出现问题 ...

这个问题我也注意到了
但问题在于为何第一也是这样的效果为何就有进位变化
而只有后面的两个有错误？

不知道是否与verilog语言本事有关系？

我自己试了试
如何在加之前先把2位的值赋值给一个3位的值
这样就能保证赋值间的位数一样
这样进位的值就不会丢失了

langhuamin · 发表于 2007-11-24 22:05

原帖由 mengzhuhao 于 2007-11-24 21:25 发表 ' w( ?$ [+ C+ n

3 e7 t9 j/ ~4 T" n1 s. |0 F这个问题我也注意到了
" Q# J* y. n9 Q1 a/ u |但问题在于为何第一也是这样的效果为何就有进位变化8 k5 s% W( ^$ a: M* _
而只有后面的两个有错误？2 g& Q. v$ }+ T8 ?* p8 P
7 F' Y6 S* @9 t3 e3 X( ?1 Q
不知道是否与verilog语言本事有关系？- f6 d" Y3 o5 Y' o% l

$ j ^5 I0 G* r# R我自己试了试9 |& p* H9 T! a8 n
如何在加之前先把2位的值赋值给一个3位的值
' W7 U% I9 e6 r* r3 [这样 ...

也可以说是verilog本身的原因吧，
因为这里{thirdco,thirds}={seconda[1:0]+secondb[1:0]+secondco,seconds}
并不是将右边计算完后得出的数据直接放入{thirdco,thirds}中的，
这里{}＝{};在次序上是先将里面的算完得出运算结果(这时已经确定位数)，然后再把结果作＝处理。分两步进行。
本质上与second[2:0]＝seconda[1:0]+secondb[1:0]+secondco；不一样。
一开始我也想到“在加之前先把2位的值赋值给一个3位的值”，这个方法和我说的那个原理类似。PCB

langhuamin · 发表于 2007-11-24 22:09

原帖由 mengzhuhao 于 2007-11-24 21:22 发表
- E) L7 e2 K1 I4 O' ~- B1 E5 [8 Y5 @8 r5 C9 g/ R
虽然没错9 z5 a0 k5 A; R- m
这样的代码综合出来比流水线效率低" H/ B1 m0 U! c% I r5 t9 M$ r6 ?
综合出来用的器件也多哈& e! q {1 j% f
呵呵

呵呵，这个我倒没考虑过

mengzhuhao · 发表于 2007-11-25 21:52

原帖由 langhuamin 于 2007-11-24 22:09 发表
, P! t* N& F: R6 d
' u; h+ I+ T- A1 u+ N+ w, ^" @5 }4 L" e4 Z' o
( n. ]/ q1 i( K# P& i, D
呵呵，这个我倒没考虑过

你可以参看一些教程里面的综合结果实例对比

代码不同效率不一样虽然结果相同

langhuamin · 发表于 2007-11-26 10:43

嗯好的,有机会会多去看看的.呵呵

帐号		自动登录	找回密码
密码			注册

这段verilog代码是不是有问题啊，仿真波形错误啊？

EDA365欢迎您登录！

浏览过的版块

推荐内容 /1