找回密码
 注册
查看: 323|回复: 4
打印 上一主题 下一主题

电压和电流相位检测电路及实现的原理 1.将输入的同频率的采样电压、采样电流信号...

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2022-12-5 19:20 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 Heaven_1 于 2022-12-6 09:52 编辑
) n1 E9 t6 f9 o$ b4 f* O# j' i# D0 t0 g
电压和电流相位检测电路及实现的原理' w7 `0 v+ p2 c! t/ V1 u; e

. z% P" [! R" G) g1.将输入的同频率的采样电压、采样电流信号整定成为方波信号,这两个方波信号,送到D触发器。若电压超前电流,则C为逻辑“0”;若电流超前电压,则C为逻辑“1”# Z8 Z  ^9 Y! S6 Z' N! c* i5 B8 B
5 y" h8 U- i* D- E. I# u
问题①-----D触发器是如何判断电压和电流的相位关系的?以及D触发器如何判断出哪个超前哪个?6 j! m6 i" h6 U0 s# k& r

6 [& H+ Y* f8 v2. 两个方波信号同时也输入到与门,得到体现相位差的脉宽信号,若电压和电流同相,则该脉宽信号的占空比为50%;如果存在相位差,则该脉宽信号的占空比必然小于为50%。而这个占空比即成为单片机控制输出频率增加或减小频率量的依据。两个方波信号同时也输入到与门,得到体现相位差的脉宽信号。电压和电流同相,则该脉宽信号的占空比为50%,如果存在相位差,则该脉宽信号的占空比必然小于为50%。这个占空比即成为单片机控制输出频率增加或减小频率量的依据
3 |: T) f0 q" u0 y3 P+ G: O! i( r
问题②-----与门是如何将电压、电流方波信号变成可以体现其相位差脉宽信号的?
4 X0 j6 J. h+ ]
' S8 E8 S/ t$ O2 O$ z问题③-----电压和电流同相,脉宽信号的占空比为50%;存在相位差,脉宽信号的占空比必然小于为50%;这个与门是怎么识别的?
6 M0 w7 }3 d, `$ P& R( ?% @' l+ a) S  k% Z9 g
问题④-----与门电路有点多余?D触发器已经判断出电压、电流的相位关系,而且与门也不能定量判断出电压、电流之间的相位差相差多少?3 D- c: V0 H1 f  S( Y0 q, A
6 ]3 p5 W7 U2 m; X" U
问题⑤-----如果电压超前电流,电流超前电压,单片机输出频率分别如何调整?XC容抗=1/2πfc,XL感抗=2πfl;如果电压超前电流,电容电压不能突变,电感电流不能突变,电路呈现感抗更多;为了减少感抗需要降低频率。如果电流超前电压,电容电压不能突变,电感电流不能突变,电路呈现容抗更多;为了减少容抗需要增大频率。分析是否正确?! i. T, q1 }1 K( k
( c$ M* L6 w$ |! ?' z6 `
以上问题①②③④⑤问题,请帮忙逐一解答
' ?6 M+ C) {& j( @: P8 x- t6 R: c+ K- z& S; B2 e
- @* v* B( Y1 f# O6 c

频率跟踪.png (50.7 KB, 下载次数: 0)

频率跟踪.png

相位差测量.png (43.83 KB, 下载次数: 1)

相位差测量.png
  • TA的每日心情
    开心
    2023-6-1 15:13
  • 签到天数: 1 天

    [LV.1]初来乍到

    2#
    发表于 2022-12-6 09:53 | 只看该作者
    本帖最后由 Heaven_1 于 2022-12-6 14:54 编辑 # }) n  C1 P5 I* u
    + A5 _- U/ y% ]- b% Q: J
    可以用模拟比较器,进行相位检测
    # O7 [+ e. `, G. B2 P* J" Q. Q5 s

    点评

    具体怎么实现 贴图上来  详情 回复 发表于 2022-12-6 16:44
  • TA的每日心情
    开心
    2023-6-2 15:15
  • 签到天数: 1 天

    [LV.1]初来乍到

    3#
    发表于 2022-12-6 14:54 | 只看该作者
    还可以用FPGA ,把两个信号输入给FPGA,在FPGA内部用数字比较器

    点评

    ARM不能做吗  详情 回复 发表于 2022-12-6 16:43

    该用户从未签到

    4#
     楼主| 发表于 2022-12-6 16:43 | 只看该作者
    Blah 发表于 2022-12-6 14:54
    % I1 z5 f0 A- Y0 Z还可以用FPGA ,把两个信号输入给FPGA,在FPGA内部用数字比较器

    $ _4 i8 {3 M2 aARM不能做吗
    1 ^7 v2 ?2 \& C( t- k  J# N

    该用户从未签到

    5#
     楼主| 发表于 2022-12-6 16:44 | 只看该作者
    521li 发表于 2022-12-6 09:53$ b+ \# h! [# g- v
    可以用模拟比较器,进行相位检测

    * [' d( Z0 U' L具体怎么实现  贴图上来
    * @9 U4 ?- b( Y& {$ ~  x% Z
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-5-31 08:11 , Processed in 0.078125 second(s), 31 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表