EDA365电子论坛网»电子社区 › 研发技术版块 › 芯片SIP|封装设计 › VDMOS钝化合金后击穿电压下降

发新帖

查看: 360|回复: 2

上一主题

下一主题

VDMOS钝化合金后击穿电压下降

该用户从未签到

电梯直达

跳转到指定楼层

1^#

发表于 2022-11-30 15:02 | 只看该作者回帖奖励

回帖奖励

|倒序浏览 |阅读模式

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

一款高压VDMOS，METAL1合金后测试击穿电压正常，但是经过钝化淀积、钝化光刻刻蚀、钝化合金后再次测试，击穿电压下降了接近三分之一，这会是什么因素导致的？

收藏0 淘帖0 支持！0 反对！0

下载资料威望不够？点击查看获取威望的N种方法>>

回复

EDA365微信号及QQ群号！

TA的每日心情

	开心 2022-12-26 15:46

签到天数: 1 天

[LV.1]初来乍到

3^#

发表于 2022-11-30 17:00 | 只看该作者

passivation 层的击穿电压低了三分之一，用lcm检查漏电点，排除

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

还有一些帖子被系统自动隐藏，点此展开

发新帖

推荐内容 /1

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-6-1 22:25 , Processed in 0.078125 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表