verilog 中什么时候语句并行运行什么时候顺序运行！

aid4her · 发表于 2022-11-23 16:00

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

verilog 中什么时候语句并行运行什么时候顺序运行！

R_myself · 发表于 2022-11-23 16:44

所有的always块是并行的，达到触发就运行，assign也是，beign-end中是顺序，但这个所谓的顺序也是需要看实际情况，所以很多在begin-end中依然用if-else或case来解决，verilog重要的是时序，你可以在编完程序后做波形图来看，重点是上升沿下降沿等变化和赋值，可以用功能仿真来观察时序效果

we_happiness · 发表于 2022-11-23 16:47

initial中的语句顺序运行，其他都是并行执行的。应该区分并行与timing先后的概念。
尽量不要在一个always对多个寄存器赋值，这样你就搞清楚了，不同的always和assign语句之间都是并行的

帐号		自动登录	找回密码
密码			注册

verilog 中什么时候语句并行运行什么时候顺序运行！

EDA365欢迎您登录！

浏览过的版块

推荐内容 /1