找回密码
 注册
查看: 466|回复: 3
打印 上一主题 下一主题

MSP430F6726A晶振不起振问题

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2022-11-22 10:25 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
各位大神,小弟新使用MSP430F6726A做开发,遇到晶振不起振问题,头疼不已,还请各位大神指点迷津。' ]1 b7 r: c9 z  b3 P/ g
主要问题:使用32.768kHz晶振接mcu24,25管脚(XIN,XOUT),根据规格书使用12pF的匹配电容,晶振不起振,更换3pF,6pF,9pF,15pF,22pF,30pF,47pF匹配电容还是不起振,询问ti技术人员也没给出具体解决办法,基本上也是从PCB布线,电容匹配方面给分析的,但都已试过,没起作用,由于此款MCU自带晶振,外部晶振不起振会转到内部晶振起振,以下是源码部分从TI官网上弄得:/ Y2 N9 b- P4 Z- g6 n4 E
void  Systerm_Clock_init(void), @( z/ i' i. y6 c& e; y$ X
{
! l8 ?9 K& ^7 C6 b) b# S   volatile unsigned int i;  
$ \- E1 a4 ?0 J; M2 o$ j   PJDIR |= BIT0 | BIT1 | BIT3;                         //ACLK, MCLK, SMCLK set out to pins6 B' o3 \9 {0 C0 L. h
   PJSEL |= BIT0 | BIT1 | BIT3;                         //PJ.0,1,3 for debugging purposes.# ^3 f1 {/ Z; R1 F" W% P+ w
7 W7 k! Q2 m. I
  u4 N+ R! B1 B& V" I
   // Setup UCS  * h# l2 @) U9 W
   // Loop until XT1 fault flag is cleared% u) Y6 `0 G  A8 I) \
   do
% {$ o, ?/ z) T# T" L# `3 U   {
6 |, w$ [* A0 T# t! o: N' V( ]      UCSCTL7 &= ~XT1LFOFFG;                            //Clear XT1 fault flags8 h9 s. e. \; n! D
   } while (UCSCTL7 & XT1LFOFFG);                       //Test XT1 fault flag' g, z2 R& e6 r% z. I9 m
   9 U- d" \! c+ n6 F) j4 f. B
   UCSCTL6 &= ~(XT1OFF);                                //XT1 On( T" z/ j( s  P2 X& g" J# D( f! j* W/ _
   UCSCTL6 |= XCAP_3;                                   //Internal load cap
9 ?$ k) O& ^: D$ k; I   __bic_SR_register(SCG0);                             // Enable the FLL control loop
; Q/ B: N& Z' I$ Y   UCSCTL0 = 0x0000;                                    //Set lowest possible DCOx, MODx
( u' i+ {! f9 r) S   UCSCTL1 = DCORSEL_5;                                 //Select DCO range 16MHz operation
6 d& o; c7 D4 \7 f( S7 y+ m& Q+ w   UCSCTL2 = FLLD_0 + 511;                              //(N + 1) * FLLRef = Fdco=(487 + 1) * 32768 =15990784Hz= 16MHz               
  i/ k. \& s# h; H' w; R# e/ w   __bic_SR_register(SCG0);                             //Enable the FLL control loop
# M6 W( S: Z5 R' D   __delay_cycles(600000);                              //32 x 32 x 16 MHz / 32,768 Hz = 500000 = MCLK cycles for DCO to settle* d. `9 b6 q- y8 E' }& _& y
  " m: C( R  E. q3 S, G: S# N% a
   UCSCTL4 |= SELA_0+SELS_3+SELM_3;                     //Set ACLK = XT1,SCLK=MCLK=DCOCLK=16M
3 ~* L3 O1 m  F9 Q   UCSCTL6 &= ~(XT1DRIVE_3);                            //XT1 stable, reduce drive strength*/6 k$ Q9 V. a, w( G/ p% A' T! L& x
   & |+ \* S3 ^5 a3 U
}% g' ?. Y/ `" e& P& n# i) ^
实在不清楚到底哪出问题了,还望使用过此芯片的大神给指导一二。
! Q5 Z2 y$ o$ R5 g
" G* _4 h+ }% o! q
$ X, r# ^. r- f% n3 [- P. [

该用户从未签到

2#
发表于 2022-11-22 11:14 | 只看该作者
看了看例程没问题,再检查一下其他的东西!

该用户从未签到

3#
发表于 2022-11-22 13:29 | 只看该作者
PCB板布线错误。单片机质量有问题。晶振质量有问题。负载电容或匹配电容与晶振不匹配或者电容质量有问题。

该用户从未签到

4#
发表于 2022-11-23 09:27 | 只看该作者
外部晶振是无源晶振,只要电路和电容没问题,就能起震
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-5-28 01:24 , Processed in 0.093750 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表