找回密码
 注册
关于网站域名变更的通知
查看: 489|回复: 3
打印 上一主题 下一主题

MSP430F6726A晶振不起振问题

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2022-11-22 10:25 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
各位大神,小弟新使用MSP430F6726A做开发,遇到晶振不起振问题,头疼不已,还请各位大神指点迷津。
) `5 o% B- r7 @* U0 G" z主要问题:使用32.768kHz晶振接mcu24,25管脚(XIN,XOUT),根据规格书使用12pF的匹配电容,晶振不起振,更换3pF,6pF,9pF,15pF,22pF,30pF,47pF匹配电容还是不起振,询问ti技术人员也没给出具体解决办法,基本上也是从PCB布线,电容匹配方面给分析的,但都已试过,没起作用,由于此款MCU自带晶振,外部晶振不起振会转到内部晶振起振,以下是源码部分从TI官网上弄得:
1 f9 K1 A' S5 N" V4 }void  Systerm_Clock_init(void)
+ ~" L5 e) F; c1 b! S* K% s4 f{
2 d& B2 a+ ?0 A" V7 ?   volatile unsigned int i;  # |4 m7 Q$ g$ K" ~0 l
   PJDIR |= BIT0 | BIT1 | BIT3;                         //ACLK, MCLK, SMCLK set out to pins& `' z4 Y9 ]/ t# V& ^
   PJSEL |= BIT0 | BIT1 | BIT3;                         //PJ.0,1,3 for debugging purposes.
) o$ D! h2 j( a: r- u4 ]: A, f% c' p4 D+ L1 [( C/ j2 y& o

8 p, o& M. C" O+ E   // Setup UCS  
& _% Z: Z( _4 x0 a- R   // Loop until XT1 fault flag is cleared
; F# p& ?! v7 x! N  o9 H   do
( A) w' D' K; m9 B/ ]; Q) l! y* [' L( B   {
- s( ~: ^3 n1 ?! u$ R7 A( q      UCSCTL7 &= ~XT1LFOFFG;                            //Clear XT1 fault flags
. ]9 }# Z) Y( K7 ~5 ^+ H% t, X; v   } while (UCSCTL7 & XT1LFOFFG);                       //Test XT1 fault flag- R: k  m! w& k  y7 Y
   
8 p. u( c0 Z( R/ j5 Y* s+ h   UCSCTL6 &= ~(XT1OFF);                                //XT1 On
# {; x  T. o! _# _   UCSCTL6 |= XCAP_3;                                   //Internal load cap
& n6 y  T3 F3 M& D9 h) P   __bic_SR_register(SCG0);                             // Enable the FLL control loop# ?1 X- u2 w  ^; a* q
   UCSCTL0 = 0x0000;                                    //Set lowest possible DCOx, MODx
7 V; N- M: r, Q8 r  ]# x$ C8 D   UCSCTL1 = DCORSEL_5;                                 //Select DCO range 16MHz operation9 H! h5 b1 q& y/ S7 J
   UCSCTL2 = FLLD_0 + 511;                              //(N + 1) * FLLRef = Fdco=(487 + 1) * 32768 =15990784Hz= 16MHz                $ A0 H; l7 q. X9 X# B  ~
   __bic_SR_register(SCG0);                             //Enable the FLL control loop
* Q0 C. c# `/ ^4 h+ P" r   __delay_cycles(600000);                              //32 x 32 x 16 MHz / 32,768 Hz = 500000 = MCLK cycles for DCO to settle) J8 U1 h2 O- @& ]1 O
  2 t% s( w8 h" u2 n' U0 h
   UCSCTL4 |= SELA_0+SELS_3+SELM_3;                     //Set ACLK = XT1,SCLK=MCLK=DCOCLK=16M4 c. z' {; x. S: i- X" G* F
   UCSCTL6 &= ~(XT1DRIVE_3);                            //XT1 stable, reduce drive strength*/
/ [5 E' k) g$ O. F8 S   % z/ b1 d8 }2 i) N2 X
}
. e+ ]& S6 H+ `4 J实在不清楚到底哪出问题了,还望使用过此芯片的大神给指导一二。3 v. U' p" I( `0 Y% n5 u" p( p

+ {' P/ l8 X  B1 T6 P3 s6 `) P& T6 h& X& Z

该用户从未签到

2#
发表于 2022-11-22 11:14 | 只看该作者
看了看例程没问题,再检查一下其他的东西!

该用户从未签到

3#
发表于 2022-11-22 13:29 | 只看该作者
PCB板布线错误。单片机质量有问题。晶振质量有问题。负载电容或匹配电容与晶振不匹配或者电容质量有问题。

该用户从未签到

4#
发表于 2022-11-23 09:27 | 只看该作者
外部晶振是无源晶振,只要电路和电容没问题,就能起震
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-3 06:34 , Processed in 0.109375 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表