FPGA上电时会自动清零吗？

lrene

看到这样一段代码：
reg [12:0] num;
. D) Y; s7 m/ k5 k! `parameter N=5208;
//------------------------------------------------------

always@(posedge clk or negedge rst_n)
" Q; H7 z+ \' d: `. P0 iif(!rst_n)
( G* v) j2 X# z; Anum<=13'd0;
else if(num==N-1) num<=13'd0;
else if(count_sig)
  {0 s, d, m8 }# f. Mnum<=num+1'b1;
else num<=13'd0;

* i7 u  L0 z3 I( {9 Q+ w0 R+ @0 `. f4 O3 V我想问一下FPGA上电时会自动清零吗？如果不能，那num在上电时的值是多少，如果num上电时的值大于N，那上面的代码不就不能执行了吗？
0 s8 S; |; @$ u" R" {1 W

qian211111

在FPGA上电时，一旦检测到电压超过门限电压后就会产生一个复位信号（POR，power on rest），从而把所有的寄存器复位成初始值。而寄存器的初始值在综合的时候是可选的，一般默认的都是0。

lrene

qian211111 发表于 2022-11-18 13:08
在FPGA上电时，一旦检测到电压超过门限电压后就会产生一个复位信号（POR，power on rest），从而把所有的寄 ...

我用的quartus2，在quartus里面综合时怎么设置寄存器初值啊？
* n5 V* `; d+ Y* y1 _% s  u

nocturne

系统一旦掉电尔后再次上电各个内部单元都为初始状态。

qian211111

lrene 发表于 2022-11-18 13:16
; g. J. J3 ?0 Y: [6 |* O我用的quartus2，在quartus里面综合时怎么设置寄存器初值啊？

- O8 e4 n1 W: h( ^: A  d对于verilog语言的话，可以这样初始化：
reg num=0;
$ Y& B9 s* Q8 |: Q+ F) r这样在上电复位后，寄存器的值就是零了。
3 V& i4 x# M; r( K2 h+ Y