RX线下方挖一层是为了降低寄生电容？

jack_are

之前看过一文章，RX线下方挖一层是为了降低寄生电容，可以在同等阻抗的情况下拓展线宽，降低插损。可是通常只挖0402期间下面的GDN，走线却不挖，走线也就是到BGA的线为什么不挖呢？
( o* J- n+ b- c* U
# a0 F. o% g) J1 l! Z- N

Crash

因为器件在高频电路中还有一个等效电路，而且这器件的面积相对PCB的走线要大。
寄生电容就是两个极板的面积成成比，两个极板的间距成反比，
这样在增加了面积后，而为了保证寄生电容不怎么变化，只有增大两个极板间的间距。

VIC56

寄生电容一般是指电感，电阻，芯片引脚等在高频情况下表现出来的电容特性。实际上，一个电阻等效于一个电容，一个电感，和一个电阻的串联，在低频情况下表现不是很明显，而在高频情况下，等效值会增大，不能忽略。

tick_tock

我觉得是0402焊盘宽度比较宽，如果要做阻抗，就必须挖层才能满足阻抗。

niubility

线宽小的走线不要挖，这需要根据计算的，是的参考不挖的这层地的走线的阻抗需要满足50OHM。如果不挖能满足50OHM就不用挖。

qibenxiajiang

我理解的：
线宽要保证一致，阻抗连续的问题，且尽量粗，也就是降低插损，还要做阻抗控制；
1 V, ^' a1 h: ~2 p9 N& B, F- g$ PBGA出线限制了这部分的走线线宽，还要做阻抗控制，走线层到临层介质的厚度应该是相对薄点的，并且这部分参考不能挖，不然阻抗没法控制；其他部分结合阻抗、线宽、阻抗连续的要求，就需要挖掉临层来增加介质厚度来满足阻抗要求。

criterion

BGA到焊盘这段走线   是不能挖空的
因为为了方便出线   所以这段的线宽   会极细
; i) u8 z. z. Z( i& G. h意味着阻抗已高于50奥姆
/ R6 Q( i8 F# R2 v+ l% Z如果这段走线下层挖空   但线宽又无法拓宽(不然会无法出线)
那么已高于50奥姆的阻抗  会变得更高  更远离于50奥姆
你RF性能只会更差
3 Q; @  C: ]6 l+ n7 m& t5 f. J
1 [. z# L# o% d8 D$ K/ F( s换言之  这段走线  只能牺牲阻抗来配合BGA出线
2 J3 ]  k5 T/ ?7 T* N- U3 d因此多半都很短   也就是零件都紧挨着收发器

# S1 s/ m8 k; Q' u( n6 F7 m& d3 q
再来    如果是其他区块的RF走线
: R2 s7 a* J% T, j; Z) I2 `! ~在维持50奥姆阻抗情况下   
挖空固然可以藉此拓展线宽  进而降低损耗
但
) \. S8 w3 u0 t, f8 M9 H寄生效应不一定降低
" H9 v  g0 I; J; g原因是   寄生电容  不只跟距离有关  也跟表面积相关
) A/ L" S+ u% q+ w% \( {' x
$ n6 S/ l0 f  H3 B. H8 }/ Z5 {# a
5 Z( z0 K- {9 T! R$ d! h你现在拓展线宽  等同表面积增加
/ ?% l2 e( i3 ~* n. d# B1 J4 S. B好啦  距离增加(挖空)   但表面积也增加(拓展线宽)
那整体寄生电容  到底增加还减少?
所以我才说不一定  要计算才知道
甚至有些PCB的迭购   计算后会发现
在维持50奥姆阻抗情况下   挖空 + 拓展线宽
寄生电容反而还略增加咧


% O" h3 W9 B( X( {而0402焊盘   因为宽度会远大于50奥姆线宽
; S& j" t7 `! z3 C4 K. I换言之  其阻抗肯定远小于50奥姆
因为焊盘大小不会变   所以如果挖空
可以使其远小于50奥姆的阻抗提高  更接近于50奥姆
, O3 x  H5 }8 V& U同时也可以降低寄生效应 (因为只有距离增加  表面积没增加)
% s5 L8 Y9 s$ ]
所以  做个小结

- g7 v* E1 v$ H! d. W1.        BGA到焊盘这段走线   不能挖空   
2.        其他部分走线  在维持50奥姆阻抗情况下   
# X5 O- B( _% \( e' h        挖空可以降低损耗  但寄生电容未必增加或减少  
5 s# z. Q$ V  }3.        0402焊盘  挖空可以让阻抗更接近50奥姆  同时降低寄生效应
, P: R* N# n$ r( f$ ]# c

第六天魔王

学习了，从52RD看到电巢