AMEYA360行业报道：首颗“3D封装”芯片诞生

Ameya360

  芯片遍布生活中的各个角落，在一些领域对芯片的制程是有很大要求的。比如智能手机产品，市面上的高端旗舰手机几乎都搭载５ｎｍ，４ｎｍ制程的处理器。

  指甲盖大小的芯片就能集成上百亿根晶体管，在有限的手机主板面积中发挥强劲的性能表现。由于手机主板面积非常宝贵，所以要想提升芯片的性能，在同样的芯片尺寸范围内，只能提高芯片制程工艺，增大晶体管密度，让芯片容纳更多的晶体管。

  只是未来的芯片制程会越来越难突破，而且成本也会增加。那么有没有既能节约成本，又能确保芯片性能提升的方式呢？
( [# _+ n6 X* O4 m9 |- m# d
6 E( D) u, D+ W8 O; h3 y3 ?9 ?  或许先进封装是一个方向。用先进的封装技术来改变芯片搭载，布控方式。行业内探索的“芯粒”“芯片堆叠”等技术其实都是先进封装的一种。而根据形式类别的不同，会分为平面的２Ｄ和立体的３Ｄ封装技术。
/ F5 x( I6 O6 ~  {/ A/ c
7 e- d) ~1 S" Q2 v3 d5 t  台积电已经在大力探索先进封装，并帮助客户成功造出全球首颗３Ｄ封装芯片。大致来看，台积电是帮助名为Ｇｒａｐｈｃｏｒｅ的厂商生产出ＩＰＵ芯片，芯片的名称为“Ｂｏｗ”。
) |9 B& X4 F0 h. A
5 f) W3 E9 n. }8 E  Ｂｏｗ单个封装芯片中集成了６００亿根晶体管，而且采用的是７ｎｍ工艺制程。如果是传统的单颗芯片，７ｎｍ能集成几十亿根晶体管已经很不容易了，可以说是突破７ｎｍ极限了。

  就算是５ｎｍ制程，市面上主流的芯片也仅仅集成一百多亿根晶体管。能做到６００亿根晶体管的密度，完全得益于先进封装技术的支持。

  那么这是怎样的芯片封装技术呢？其实使用的是台积电ＳｏＩＣ－ＷｏＷ技术，通过将两颗裸片上下叠加，上面的裸片负责供电和节能，下面的裸片保障运算和处理。在两颗裸片的３Ｄ封装效果下，性能叠加，算力和吞吐量都有所提升。  

$ B) P: B. q4 [: W; T
" i/ V1 c& r3 ~' E3 {* g. l4 ?3 f) o