|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 Heaven_1 于 2022-10-26 11:26 编辑
. g0 K5 S! U" S( o2 S! m8 D
) U+ `* d* v+ N1 d. A- u/ Y; q本工程实现上位机通过PC把数据发送给FPGA,FPGA打包后通过光纤模块发送出去，同时FPGA保存光纤过来的数据到DDR3中，当DDR3的数据存够一定数量，把DDR3中的数据通过PC发送给上位机。
- Y d, w. f# ~6 Y; L9 Y8 S
, S3 L$ S# D6 M, N0 S; i
+ L9 F* j- A& S$ P- `
# t% e: [2 P( U; i+ ]4 ^6 P" j
- Z( {, m& K" Q" C
! a5 W( _" i' K6 O
# a6 n& n6 L( v9 S& u3 o$ E0 q* T
$ [2 q* ^5 o% {2 u8 s w
4 y( l3 F% Q7 q9 q0 i( x- m
, H, C3 z0 j L- M
( w5 M! c& A: T0 n. {3 F7 {& p0 C, r, X4 U, z) Y0 `% w
7 d2 U, W$ O: G- x# q1 w& }: R) K7 p! B0 y0 {8 V
8 i: v: }, T. C0 n7 g; A
) H2 M! ]5 G L' J& c6 h
[! A* H: s: A5 Y# h7 T& Z' U
, u, P1 U9 k# ], `: S
- \: R. ?& t. M) ] |
|
/1 
发表于 2022-10-26 10:32
收藏
淘帖
支持！
反对！
楼主