sigrity仿真的时候PDN在特定频段内阻抗很大，怎么把阻抗降下来呢

啊啊啊诺诺诺 · 发表于 2022-10-19 09:39

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

大神，求指导，sigrity仿真的时候PDN在特定频段内阻抗很大，怎么把阻抗降下来呢

dzkcool · 发表于 2022-10-19 10:30

可以通过电容优化来实现

我是DJ · 发表于 2022-10-19 11:49

我也想知道

啊啊啊诺诺诺 · 发表于 2022-10-19 13:43

dzkcool 发表于 2022-10-19 10:30
* {. s/ G. X. c$ x: m5 O, z可以通过电容优化来实现

老师您好，电容模型可以在sigrity仿真界面中添加吗，比如那种直接放几个电容模型，然后添加电容参数就可以然后直接重新仿真。还是必须在allegro中设计好然后在sigrity仿真界面中去修改相应的电容参数呢

dzkcool · 发表于 2022-10-21 10:03

可以直接放电容

啊啊啊诺诺诺 · 发表于 2022-10-21 10:38

dzkcool 发表于 2022-10-21 10:03
7 |& Q+ W. }: W z可以直接放电容

怎么操作直接放电容呢。因为板子上原来没有电容，怎么加电容呢？

dzkcool · 发表于 2022-10-21 12:19

本帖最后由 dzkcool 于 2022-10-21 12:23 编辑

在Component Manager里面添加器件，然后把管脚Link到过孔或其他器件对应的电源地网络管脚上，参考电巢学堂《信号完整性仿真实训营》课时152：添加电容优化CPU处的电源阻抗

啊啊啊诺诺诺 · 发表于 2022-10-21 14:50

dzkcool 发表于 2022-10-21 12:19:30" Z- I: N Y; I$ {) X1 H
本帖最后由 dzkcool 于 2022-10-21 12:23 编辑 3 n0 ]6 g( D a& }

/ g0 F6 n- D- G在Component Manager里面添加器件，然后把管脚Link到过孔或其他器件对应的电源地网络管脚上，参考电巢学堂《信号完整性仿真实训营》课时152：添加电容优化CPU处的电源阻抗9 L* u( S$ Z0 x! W3 L9 v* n9 u

老师，再问您个问题哈，<br>1. sigrity仿真pdn的时候，有个power一般写0.1欧姆，signel信号写50欧姆，这个是什么意思呢，它影响的是什么呢？<br>2. sigrity仿真pdn的时候，有个port，这个里面保留的是用电端器件嘛？<br>3. sigrity仿真的时候需要添加vrm，这个vrm的内阻大概写多少合适呢？加vrm是相当于加了个激励嘛？这个加的位置是平面的任意一个位置就可以嘛？同一个平面加很多个vrm对仿真结果有影响嘛？

帐号		自动登录	找回密码
密码			注册

sigrity仿真的时候PDN在特定频段内阻抗很大，怎么把阻抗降下来呢

EDA365欢迎您登录！

点评

点评

浏览过的版块

推荐内容 /1