请问17.4自动生成xnet的原因

vimgcc

; `% C4 z3 B6 Q. x/ G
  
7 m7 w" d0 n  M+ ?
8 u) Y1 Z; _0 S. {' P    我准备弄一个等长组，中间串了几个电阻，我根本还没有设置任何xnet网络，为什么设置规则里面都已经自动生成了，以前不是要通过菜单——Analyze->Mode Assigment里面手动一个一个的创建的吗？
; q& j4 l! v  A3 V  
+ t0 r7 `2 F# h
! v2 S- S4 Y. f1 q4 I  Y9 l" Y3 i  我看了一下Capture cis原理图的约束管理器里面也有xnet,也就是说这些xnet是原理图里面自动生成的，然后通过导网表到了PCB里面去的。问题是我原理图里面也没有设置过呀。它是根据什么东西来帮你自动设置xnet呢？  

will0104

想知道 謝謝

will0104

will0104 发表于 2022-10-3 11:06
想知道 謝謝

3 r/ K( j4 V. Z$ O9 e有辦法不吃這rule進來嗎

. Q) S" S8 {* p  {7 K0 X

dzkcool

导出网表时，可以不把原理图设置的电气规则带过来，参考下图勾选此选项即可。

vimgcc

dzkcool 发表于 2022-10-8 10:03
; h( U% t# \4 Y; |; f2 Y& B导出网表时，可以不把原理图设置的电气规则带过来，参考下图勾选此选项即可。

" n7 b; \9 W& D/ a0 S2 c% ^8 @见鬼，我导网表怎么没有ignore electrical electrical这个选项？
% {7 K, C" L* X2 ?


( G3 |7 O  U9 L1 R
; j" s5 R) p) E' `8 V6 V5 k

dzkcool

用16.6版本的OrCAD就有这个选项，17.4可能有BUG

金志峰

vimgcc 发表于 2022-10-8 10:43
- a6 v# `  k& o& m: L# x见鬼，我导网表怎么没有ignore electrical electrical这个选项？

; H2 y4 S1 o. P- q  S/ ~之所以会这样，可能是因为你在原理图中启用了Enable Constraint Manager，这个貌似开了会自动生成Xnet，并且关不掉。我上次也碰到你一样的问题

newcomsky

学习了