射频电路PCB设计技巧详细说明

RGB_lamp

由于射频（RF）电路为分布参数电路，在电路的实际工作中容易产生趋肤效应和耦合效应，所以在实际的 PCB 设计中，会发 现电路中的干扰辐射难以控制。 如：数字电路和模拟电路之间相互干扰、供电电源的噪声干扰、地线不合理带来的干扰等问题。 正因为如此，如何在 PCB 的设计过程中，权衡利弊寻求一个合适的折中点，尽可能地减少这些干扰，甚至能够避免部分电路 的干涉，是射频电路 PCB 设计成败的关键。 文中从 PCB 的 layout 角度，提供了一些处理的技巧，对提高射频电路的抗干扰能力有较大的用处。 一RF 布局布局 这里讨论的主要是多层板的元器件位置布局。 元器件位置布局的关键是固定位于 RF 路径上的元器件，通过调整其方向，使 RF 路径的长度最小，并使输入远离输出，尽可 能远地分离高功率电路和低功率电路，敏感的模拟信号远离高速数字信号和 RF 信号。 在布局中常采用以下一些技巧： 在布局中常采用以下一些技巧：
1、一字形布局
7 d8 e4 Q% I5 a( g RF 主信号的元器件尽可能采用一字形布局，如图 1 所示。 但是由于 PCB 板和腔体空间的限制，很多时候不能布成一字形，这时候可采用 L 形，最好不要采用 U 字形布局（如图 2 所 示），有时候实在避免不了的情况下，尽可能拉大输入和输出之间的距离，至少 1．5cm 以上。
6 R/ E0 l' F  F
- c5 S, y( e& H2 E另外在采用 L 形或 U 字形布局时，转折点最好不要刚进入接口就转，如图 3 左所示，而是在稍微有段直线以后再转，如图 3
; {7 C3 Q7 T0 g2 B- c
; k  y1 ]9 [: z6 H
2、相同或对称布局
相同的模块尽可能做成相同的布局或对称的布局，如图 4、图 5 所示。

9 Y0 v- o, E9 p2 i1 H4 W" r6 DRF布线
布线的总体要求是∶RF信号走线短且直，减少线的突变，少打过孔，不与其它信号线相交，RF信号线周边尽量多加地过孔。
, T- f  _$ u  x) v. N" O- T以下是一些常用的优化方式∶1、渐变线处理
在射频线宽比 IC 器件管脚的宽度大比较多的情况下，接触芯片的线宽采用渐变方式，如图 8 所示。

. `. Z# r. D: d3 _- A" P, [$ K8 [
3、地线和电源
地线尽可能粗。在有条件的情况下，PCB 的每一层都尽可能的铺地，并使地连到主地上，多打地过孔.，尽量降低地线阳抗。
0 |5 [$ _6 F9 n- L. KRE电路的电源尽量不要采用平面分割.整块的电源平面不但增加了电源平面对 RE 信号的辐射。而且也容易被 RE 信号的于扰。所以电源线或平面一般采用长条形状，根据电流的大小进行处理，在满足电流能力的前提下尽可能粗 .但是又不能无限制的增宽。在处理电源线的时候，一定要避免形成环路。
+ t, {( J  [/ H  Y电源线和地线的方向要与RF信号的方向保持平行但不能重叠，在有交叉的地方最好采用垂直十字交叉的方式。4、十字交叉处理
RF 信号与IF信号走线十字交叉，并尽可能在他们之间隔一块地。
) O9 M9 E" Y, r; g) [: l3 V4 {: }RF 信号与其他信号走线交叉时，尽量在它们之间沿着RF 走线布置一层与主地相连的地。如果不可能，一定要保证它们是十字交叉的。这里的其他信号走线也包括电源线。5、包地处理
; l$ U* S$ O+ B. J$ p3 G对射频信言号十材源 何感信号及其他重要信号行句地理 。这样股口|以提局设信言号的抗十材力 。也口|以洞/级信号对事他信号的干扰。如图 10所示。
6 ?- j9 J0 `  n% B# ?

dragongfly

不管是过去，还是现在，RF电路板设计，和电磁干扰(EMI)问题一样，一直都是工程师最难掌控的部份。不要想着一步登天。慢慢来不要着急。

tyxmt123456

学习学习学习
/ j" A' d1 c; a* e

Crash

强干扰源有：天线、RF功放、数字电路、DC-DC电源、本振输出、PLL时钟参考源。
1 r+ F3 t5 M4 N易感电路：天线、LNA、IQ信号、VCO电源、PLL环路滤波、电压参考源Vref、PLL时钟参考源。这些电路分开一些，能降低不少问题发生的概率。

Terran

禁止任何电源铺到射频区域。射频区域只允许走电源布线（优先星状、建议树状、禁止链状）
4 {2 H  Y8 b5 h: s% B而且这些射频电源线在电源分区出口位置就必须有LDO或LC高中低全频段组合滤波。

somnes

好好学习，争取实现自我转行
) T, R& ?$ Y) ]' m0 l3 Q5 M