急问关于接插件附近反射的问题请教

馍馍C

各位好：
$ u8 d1 X* W( L( a! s! S       小弟想请教一个关于以太网中的一个问题：现在有一块以太网PCB板，该部分由CPU+PHY（单口百兆）+隔变+RJ45组成（带外网管口），分为扣板和主盘，扣板上有CPU+PHY+隔变+RJ45，然后在扣板的隔变上跟PHY的同一侧通过2.54mm的连接器连接到主盘上的隔变+RJ45，现在只焊接CPU+PHY+隔变（主盘）+RJ45（主盘），扣板上的隔变+RJ45不焊接，通过主盘上的RJ45用示波器测试百兆信号的眼图发现眼图有严重的塌陷，压模板情况很严重，通过ping CPU发现有丢包的现象出现，我怀疑是2.54mm的连接器附近阻抗不匹配引起了反射导致信号眼图塌陷蜕化。
# l3 M: _6 ^9 G- W( ~+ r* V    现在想请问：1、是否是因为反射引起的？
                         2、如果是由于在连接器附近的反射引起的，需要在扣板的连接器（2对差分线）附近做RC或者R到地的匹配吗？
这里高手很多，想请教下高手遇到此问题该怎么解决为好？非常感谢！
7 q( b$ i3 |) M                  

forevercgh

1）2.54mm接插件过100ohm差分，阻抗失配是肯定的
+ ]+ F( X6 k- B( K/ _7 p3 S1 V2）眼图塌陷也可能和100base-t的驱动模式有关，如果有相关寄存器，调整试试
  n, X( l: t4 Z) Z6 P6 _3）bob smith匹配有没有加
4）phy端的基准源的偏置电阻微调
9 v* p- ^# C( V% a7 ?9 u定位的方法：
# E' ?! _6 H3 n8 M# u2 x1 |, q1）CPU+PHY+隔变+RJ45全用扣板上的，在信号不过接插件的情况下，进行100base-t测试，看是还出现压模板
2）既然有做隔变和RJ45的兼容设计，stub如何处理，是否得当

馍馍C

首先很感谢forevercgh的耐心解答，小弟表示由衷的感谢！
2 C1 ]6 O7 V  u6 _5 R/ i对于版主提出的几个问题，我还想继续提个问：
. a$ f! H9 I5 D: T; ?(2)中所说的100base-t的驱动模式具体指的是？一般会在PHY的什么寄存器里设置？
& }3 k1 f% e# m+ e& p- g0 k(3)Bob-smith匹配有加；
- E9 o. r& l9 C' I+ ?, f6 e(4)PHY端的基准源的偏置电阻指的是那个精密的下拉到地的电阻吗？

: G) [' _0 h. ?3 i; @对于定位我已经做了如下实验：
(1)不经过接插件，只在扣板上焊接隔变和RJ45，并将隔变与接插件的走线隔断，不留STUB；
(2)在扣板上直接从PHY出来的差分线飞到下面的隔变，扣板上的隔变不焊接，并将隔变与接插件的走线隔断，不留STUB；
; M2 ?" [( [* E& f2 Y/ Q9 i(3)在扣板上直接从隔变出来的差分线飞到下面的RJ45，主盘上的隔变不焊接，并将隔变与接插件的走线隔断，不留STUB；
    以上三个实验测试眼图发现均可以通过，虽然有极少部分压模板，但是没有出现塌陷的情况。但是只要经过接插件眼图就有很严重的蜕化现象。所以我怀疑问题就出现在接插件上。
    我在扣板的接插件2对差分线上分别做了以下实验：
(1)并49.9欧电阻+10pf电容到地；阻值从47逐渐变换到82欧
- w3 f/ S: Y4 q6 }9 n) W& g4 c% \(2)只并10pf电容；
(3)只并5pf电容；
# ^3 }6 [! O" ]7 k(4)并47欧-100欧电阻；
    以上四个实验中，只有实验一的49.9欧+10pf眼图可以通过，ping包也不会出现丢包的情况；其他的实验均未解决该问题；实验(4)中的并电阻到地可以改善眼图的塌陷情况，但是信号幅值减小了很多，随着电阻阻值的增大幅值有所增大；
' _% ?! C. W0 w2 E1 Y# {4 X9 F- ?    这就是我今天做的一些实验，不知道有没有说服力，还请高手指点！非常感谢！
0 S, N; F& Z9 {/ e

routon

可以试试：主板phy后面加两个0欧电阻，一个到主板隔变TR，另一个到连接器，用哪个RJ45就焊接哪个电阻，另一个电阻断开。