这个PCI-E差分信号的电阻是如何接的？

jiangchun9981

# |0 t0 B3 ]5 a, N& V
3 w; c# M1 s; N% o, s' [/ ]( C' H


+ e# t' C( ?, M# O
如手册里说的几个100欧的差分电阻是怎么接的？ 这里差分线的PULL DOWN ，PULL UP指什么？
+ q6 M* r1 Y, Z' o

beyondoptic

这里的100ohm是指PCIE2的100ohm差分阻抗，上下拉是指CML电路内部已经匹配好的电路，你做PCB设计不用关心那个。这个PCIE带了均衡和加重。
% u5 m7 m3 V& k8 m" j8 ~8 _9 }3 K6 p! X

jiangchun9981

非常感谢！ 查找过很多资料了，特别找到是TI关于电平匹配方面到文档，确实是如2楼说的，可以直接链接就可以了。芯片(in chip)内部已经有匹配电阻了。

bruce8949

,确实如此！
3 U) p7 X. H; `) r0 s6 v' B如果hw design需要注意的地方，pdf会详细说明的