快来看啊，ADC芯片被ESD打死啦！

baojian510 · 发表于 2011-11-30 16:24

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

最近做一块板卡，里面用到AD7190芯片，最后产品测试时，发现ESD把ADC芯片打死的频率很高，更奇怪的是，ESD电压在3KV时更容易打死，在6KV-7KV时，反而很少被打死，想了很多办法都不能解决，包括在ADC芯片的电源处加TVS管的效果都不是很明显，不知道是什么原因，请高手们给以指点和帮助，谢谢！

ESD测试时选用的是耦合板测试，包括水平耦合板和垂直耦合板！

谢谢啦。。

Happyboy168 · 发表于 2011-12-1 13:10

我的板子也要过，第一次做需要打ESD的PCB ，没有什么经验，请教一下水平耦合和垂直耦合是怎么样一个状况，我没有亲自做过测试，谢谢

lcywzg2008 · 发表于 2011-12-1 13:43

这个你底Y不行!搞一个0.5P的ESD搞上去看看

baojian510 · 发表于 2011-12-1 17:23

lcywzg2008 发表于 2011-12-1 13:43
4 ~2 x. \& E% h3 B5 Q5 `这个你底Y不行!搞一个0.5P的ESD搞上去看看

0.5p的？这个是什么原理啊，你能解释一下吗？谢谢！
我是想把ESD的高频信号滤掉，因为是辐射导致ADC芯片不能正常工作！

huangzj · 发表于 2011-12-2 08:12

baojian510 发表于 2011-12-1 17:23 2 k2 {8 G3 X% |: R4 ?
0.5p的？这个是什么原理啊，你能解释一下吗？谢谢！% e V' H3 t8 r
我是想把ESD的高频信号滤掉，因为是辐射导致ADC芯片 ...

是不同通道之间的干扰吗？这样的可以使用每个通道之间的电源和地都相互独立起来，做个槽，再在模拟部分用一个屏蔽腔，要是没空间的可以使用它的地做立体的包地。要是相同通道之间的干扰可以通过改善布局来改善啊。一般ESD都在接口输入端，采用一地形布局，包地处理以后，把EDS和ADC的间距拉大，可以改善一下吧。小弟愚见，呵呵