altera FPGA 倍频怎么设置

up_on

9 l/ E5 D9 i$ ?+ |0 G
. U3 }( C% A4 ^5 @7 Y9 r) G2 A& v型号：EP2C8Q208C8N

Get_W

1. 检查你使用的altera FPGA开发板的使用说明，查看里面是否有支持10倍频的pll。
5 j2 B' G) ]0 E1 \( G2. 如果有，请使用altera_mf 文件，找到该FPGA开发板里面倍频pll的实例化模块的名称 比如叫 altera_pll 然后输入需要倍频的参数。
+ {+ ]9 j0 j, g2 d0 z, L- S3. 在进行管教映射的使用，参照开发板的使用说明，把时钟输入引脚指定到参考说明的输入引脚， 把时钟输出（倍频后）的引脚指定到参考说明的输出引脚。

your_I

使用IP core， altera里面是PLL，设置输出频率，输入频率，Quartus工具会自动设置倍频和分频因子。也可以手动设置，输出相应频率的时钟。
/ n) s' w6 L& v/ d1 u5 m8 i4 R当然系数是有限制的。

like_22you

用PLL锁相环，锁相环有IP核！