关于PADS的使用问题（CAE封装）？

IC_555

在用pads2007制作CAE封装时，我想做一个QFN-32的处理器封装，但是用“CAE decal warzid" 这个功能做四边形封装时出现了两个问题无法解决：
3 M4 ]- `! l7 i. W. g1. 引脚的排列顺序总是与标准的芯片引脚顺序不一致！而且很难调整！如果在管脚排列里一一的修改，实在很麻烦，有没有更好的设置方法呢？
* i; S4 o# A$ T& x# r) {2.相邻十字交叉的管脚的名字标识总是互相覆盖和叠加在一起，把边框放大后这个问题还是解决不了! 请问有没有更好的设置方法呢？
; \5 d3 j9 T% L0 T/ S( j0 B

Dollche

多多分享实际的例子、有实际用处的。

serenade

如果与标准芯片管脚排列相差很大，建议不要用warzid功能，自己手动设置管脚位置，至于管脚名可以在建立parttype时的edit electrical里定义，很方便的。

limerence

增加pin spacing 的值。

bfhbdghr

手动做比向导快，我从来不用向导做元件，利用重复放置管脚功能，一般做个CAE1-2分钟就OK了，简单的几十秒。
# _& B& D1 O: C5 }% v+ L