有关PADS中，DRC时，元器件优先级问题

DYDXP

PCB中，默认规则中，设为6MIL。由于有个芯片引脚间间距比较密（小于6MIL），如果采用默认的设计规则，DRC时，会显示报错。因而采用规则优先级，在COMPONENT中，对此元器件单独设置，间距设为5MIL
! z, M) {3 m( M' T0 \7 E      但再进行DRC时还会报错。不知道是什么原因？请各位说说个人的看法
      说明：此DRC虽然不影响最终的PCB生产，自己明白是由于引脚太密造成了，但这个问题不解决心里总是感觉不舒服
/ p& z+ ?# _5 x8 G

jimmy

将默认的SMD与SMD的间距设为5