找回密码
 注册
关于网站域名变更的通知
查看: 212|回复: 2
打印 上一主题 下一主题

ASR6601:国产M4内核LoRa SoC-ASR6601硬件设计指导

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2022-8-30 16:59 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
   ASR6601 是一款通用的 Sub-GHz 无线通讯 SoC 芯片, 该芯片集成了 Sub-GHz 射频收发器和 32 位的 RISC mcu。Sub-GHz 射频收发器不仅支持 LoRa 调制,还支持 (G)FSK 和 G(MSK) 等调制方式。CPU 为 ARM STAR,工作频率最大支持 48 MHz。此外,该芯片支持 3 x I2C,1 x I2S,4 x UART,1 x LPUART,1 x SWD,3 x SPI,1 x 12-bit SAR ADC 和 1 x 12-bit DAC 等丰富的外设和接口。8 S  \( p  P& b: n% e
  ASR6601 的频率覆盖 150 MHz-960 MHz 的连续频段,可以支持世界上主要的 Sub-GHz 的 ISM 频段。芯片中集成的高效 PA 使其最大发射功率达到 +22 dBm,接收电流为 4.6 mA,最大灵敏度达到 -148 dBm。Deep Sleep 模式下的休眠电流低至 1.6 uA,可以大大延长电池寿命。该芯片有 QFN48 和 QFN68 两种封装,两种封装大小分别为 6x6 mm 和 8x8 mm。ASR6601 上述特性使其适合超远距离、超低功耗和高性价比的 LPWAN 应用;* h# S" c$ e6 B0 G: q+ l# z! |# h% @8 q
关于 ASR6601 模组参考设计,注意事项如下:
1 k* k* y; o( p1 [. @1. ASR6601 匹配网络请参考 ASR6601 模组参考设计,其提供了 490 MHz(覆盖 470-510 MHz 频率范围)和 915 MHz(覆盖 864-928 MHz 频率范围)这两组常用的匹配网络;可以咨询我 230M;490;915M
4 v5 ?8 M8 i" S! P9 `! Y; o2 V2. 特别注意 DC-DC 的上拉电感 L7(15 uH)必须用功率电感(2016封装),功率电感的具体要求,可参考本文档 第 3 章物料选型指南。VR_PA 处的电感 L1(56 nH)建议选用 0402 封装,额定电流更大,对提升 TX 的发射功率有帮助。% [9 I: `& M7 ^8 l7 I
3. 在客户进行模组设计时,可以根据实际情况处理参考设计图中的 R1,R2,R3,R4 和 R7。上述参考设计图中加上这部分,只是为了方便测试。/ W& ]" C+ j* e* q0 ]& u/ `( H9 ^2 S
4. 32M 的晶体电路兼容了 XO 和 TCXO,客户可根据应用实际情况,选择用 XO 电路或者 TCXO 电路,从而可以简化电路。
' U% @; W  ^$ t! X, J# V5. TVS 管 D1 和 D2 建议预留,主要是做 ESD 保护。如应用场景对 ESD 要求比较高,则需要加 D2。D2 对射频性能有影响,请务必选择电容小的 TVS 管。0 _+ o0 `$ D  b. f" ?8 W
6. 如果 VDD_IN 用 VREG 供电,TX 的最大发射功率不超过 14 dBm;如果 VDD_IN 用 VDD_RF(3.3V)供电,TX 的最大发射功率可以达到 22 dBm
; _. f+ @/ a( c  {4 Q& H, OASR6601系列晶体的技术要求:& j: n. f6 E/ k0 X
  • 32 MHz TCXO/XO for RF:% ~! Y% W: I1 C. a# n& k

    6 ]) h5 d, K+ y) q& N. {
  • a.晶体负载电容10pcs;
    ' k" H8 w, N+ R) \/ A
  • b,如果带宽低于 62.5 KHz,必须使用 TCXO(有源晶体)。
    & i" G1 ^: I4 l' o* U6 B
  • c,ASR6601 内部集成负载电容矩阵,该矩阵采用默认参数,一般不建议改动。# I# j4 v# R' Q2 G$ g& N
  • 如果频偏偏正,建议适当增加外接负载电容抵消频偏;如果频偏偏负,建议替换不同厂家 32 MHz 的晶振。; V# D$ V. ]# P

    ; o+ l. ^9 g$ w+ B
  • 32.768 KHz XO for MCU% A( B8 F5 _( f2 }& L! w8 x

    3 C( }0 E+ z# ^# P) L& `
  • a,晶体负载电容6pf;$ l5 ~# U# b9 W3 S0 g) A# P
  • b,ASR参考模组中,32.768K晶体处于负载电容NC;0 r3 ~8 Z; l* ~2 i
  • C,外挂的负载电容根据晶体和PCB板的具体情况而坐相应的调整
    1 n7 C) U, ^0 b
  • 3 d, g8 ]2 A* g6 ~! y( A5 C
    9 _% o  {3 c) Y- Z
  • 关于 PCB 中的电源走线,需要注意下列事项:
    & P$ u% ~4 S8 ]7 I( I, o/ O1. 电源最好加 2.2 uF 和 0.1 uF 电容滤波,来滤除低频和高频电源噪声。, F) t7 a8 H! R7 W8 F
    2. 电源线走线尽可能地宽,不应低于 18 mil,为了减少线间串扰,间距须符合 3W 规则。
    5 [1 s# O# }/ @9 n: d. F4 X3. 电源线不要跨其他电源线和高频走线,避免对电源造成干扰。* X. e3 E- @, p! j. l
    4. VDD_IN 的最大电流为 120 mA,需要使 VDD_IN 的走线可以承受 300 mA 的电流) M7 ]+ R* |5 K3 n; N" l2 h7 f

    1 c# K3 S$ o8 _% l" @* C; e
( C8 v8 u' @  }6 Q

该用户从未签到

2#
发表于 2022-8-30 17:57 | 只看该作者
应尽量避免干扰问题
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-11-22 05:17 , Processed in 0.140625 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表