ca5_max_power.s测试需要soc有一些特别的硬件电路吗？

abc66

我这里有ARM给的一个关于cortex-a5的测试代码压缩包a5_validation.tar.gz. 我想把其中的ca5_max_power.s在我自己的soc上运行,

我用的ca5_max_power.s的信息是
1 G" E& }3 \( b& m
; Revision : $Revision: 60190 $
: H0 d6 z/ a: a- {& y
! D. N1 |6 G( R" H;

; Release Information : CORTEX-A5-MPCore-r0p1-00rel0
/ x  |0 D8 v: A9 {
我有两个问题想问一下,

1 d9 j' Z5 l9 o5 e$ ?, ?7 y3 t% Sca5_max_power.s测试需要soc有一些特别的硬件电路吗?在我自己的cortex-a5 soc上可以运行测试吗?

5 t( W6 z9 [! @) }0 ica5_max_power.s有调用macro: CPU_WFE_TRIGGER_EVENTI, 定义在validation_macros.hs,
( L7 [% ]" y' @$ `# E: `5 g4 M
3 R6 Z$ T; m- x: q0 G' g这个macro定义中有用到TBVAL_INTSEL, TBVAL_INTTRIG和TBVAL_INTSCHED, 请问这三个地址是什么,

测试代码里定义在0xa2000000的偏移上, 请问如果porting到我自己的soc上,这个基地址应该是什么?
9 y. B; F2 q& j$ `4 C2 d
& q& r2 x* ^1 D. u% B$ L# o这个macro定义如下:
) f: J# D7 ?# ^0 W9 }* a" E
LDR r7, =TBVAL_INTSEL
$ x8 {: f' s- t% g. |- a+ i9 T
; Z* y6 ?( n" P8 }. k3 T/ RMOV     r0, #0

. ?" U) ?5 w" w5 |+ WSTR     r0, [r7]
! Q, U5 R0 R" T
1 N5 g$ w) D6 jDSB
2 P$ j1 o( x8 {5 g. r4 o: K
" O) Y; f- e( a9 r9 d; Trigger condition: "All CPU's WFE must be set in order to set EVENTI"

; NB: depends on the number of CPUs implemented if MP case
$ m: Z( E  w  Y9 P3 P
LDR     r7, =TBVAL_INTTRIG
' Y3 N  p( ]' E' w8 ^+ g$ N% {2 ~
LDR     r1, =data_cpunb

LDR     r0, [r1]

& ~% P$ s  @0 c/ C" [) PMOV     r1, #1
. a" T4 e- k2 A8 e
, i5 J+ l; q' |- t+ S8 RLSL     r1, r0
) f- X! f* }: S3 y" z7 ~# `
SUB     r0, r1, #1

LSL     r0, #4
! Y! z/ F/ X& [, W: I9 q! E1 d
- E. b" k' g! i* j0 D6 V' y6 w$ DSTR     r0, [r7]

DSB
2 d% H7 y' Q* c$ |# q
! ]  c3 s6 s& E- o  }8 W3 `! |4 q; EVENTI generation enabled (held until programmed trigger condition is true)
$ Z) [: l% k/ c7 h2 O; q/ u
LDR     r7, =TBVAL_INTSEL

MOV     r0, #1<<8

& V9 p, G4 t/ C3 Z! f2 O, y1 DSTR     r0, [r7]

6 Z9 _1 ^+ e" B% G7 N2 G' {( CDSB
: ?9 I7 Q+ M+ Z
4 E; J* z* c: _! P; _; Schedule trigger now (delay == 0 cycle)
; l: P: w8 s$ j7 J6 T# C
+ |2 v! _/ ~0 L$ B0 B( [LDR     r7, =TBVAL_INTSCHED
3 r" _. l8 I3 l9 `- W: ]6 R" C
7 i. N+ c$ u! v& d! R/ ~( w4 pMOV     r0, #0
9 U+ A5 Y' b8 |! Y0 h0 C" B$ C
STR     r0, [r7]
0 G+ ~. H6 N! _8 u
DSB
: B1 a4 Z+ U1 X
8 c1 A  j- m  R* ?" o2 f

oewqe

这个测试是用来测试CPU的最大功耗的，基本上就是使pipeline全开，包括dual issue, NEON， debug都跑起来。 因为只是个CPU本身的功耗，本来是不需要其他logic来支持的。
0 l5 D7 U( v  P3 ~. q8 ~0 `
* m" j( L) r7 m3 A如果是Multicore的话， 刚开始的时候 代码控制只有CPU0往下走，其他CPU处于standy 状态(由WFI进入), 为了测 Multi-core全速运行的功耗，必须将其他的core也唤醒，所以问题2里面提到的 TBVAL_INTSEL, TBVAL_INTTRIG和TBVAL_INTSCHED是仿真环境的interrupt激励的触发方式，仿真环境可以通过写这些地址，让其产生一个IRQ/FIQ给其他CPU以唤醒他们。
  s9 J- H$ S6 D' m

MrL1

再看看别人是怎么说的

mqerew

这个问题解决了没有？