ca5_max_power.s测试需要soc有一些特别的硬件电路吗？

abc66

我这里有ARM给的一个关于cortex-a5的测试代码压缩包a5_validation.tar.gz. 我想把其中的ca5_max_power.s在我自己的soc上运行,
" }: I. d, z# H
我用的ca5_max_power.s的信息是
+ ?; d) ~4 L) ~2 {
3 t0 [( \; S5 i$ X. O' }- z3 x* P; Revision : $Revision: 60190 $

: h; A3 k! z* Y. H$ k! |. _1 C;
& w( R2 ~! l. c- s
' j3 o0 h" Q! B1 m( R5 d  e) A# {; Release Information : CORTEX-A5-MPCore-r0p1-00rel0

我有两个问题想问一下,

ca5_max_power.s测试需要soc有一些特别的硬件电路吗?在我自己的cortex-a5 soc上可以运行测试吗?

' S9 |) ~, G2 d% fca5_max_power.s有调用macro: CPU_WFE_TRIGGER_EVENTI, 定义在validation_macros.hs,
, [$ K+ R2 l6 H! S6 m9 n( |/ S1 o
6 h$ J! ~$ w0 C' `这个macro定义中有用到TBVAL_INTSEL, TBVAL_INTTRIG和TBVAL_INTSCHED, 请问这三个地址是什么,
1 h* {" |2 l! s6 v( r) _! m$ |. h
测试代码里定义在0xa2000000的偏移上, 请问如果porting到我自己的soc上,这个基地址应该是什么?
2 ?% j' k/ d9 ^
( `" b1 X: }6 X) v1 F6 \这个macro定义如下:
, P1 E' a, x; {( n
; Z. o& G( G! zLDR r7, =TBVAL_INTSEL

" u$ B" R# \& p% O1 e, v4 Z/ bMOV     r0, #0

9 m4 j9 h! T* ^0 g4 Q9 ]STR     r0, [r7]
. I( I9 Q. G) [
DSB

+ n* F( X# [9 Q; Trigger condition: "All CPU's WFE must be set in order to set EVENTI"

4 \6 ?2 ?# @/ a- }$ j. p; NB: depends on the number of CPUs implemented if MP case
3 \! D: e+ ?2 f
LDR     r7, =TBVAL_INTTRIG
( r! R' k3 Q/ u! |
! K  P/ n3 U: |& qLDR     r1, =data_cpunb

# d% ~9 \/ P, |& u: `. V! v! L& Q- [LDR     r0, [r1]

! T6 q/ B: F8 F1 \5 N1 U/ fMOV     r1, #1
; t7 @  {7 ^) u" E2 O1 s
LSL     r1, r0

7 t# g, e' G& j0 f9 i5 B( K7 qSUB     r0, r1, #1
' y! Q) D8 j' u( l+ b
LSL     r0, #4
( Z: @- }: x- q
STR     r0, [r7]
+ Z0 X6 Z7 i7 i( c/ a1 _
DSB

; EVENTI generation enabled (held until programmed trigger condition is true)

LDR     r7, =TBVAL_INTSEL

! m6 R' {' |# S3 ^# j$ D7 ]MOV     r0, #1<<8

) z5 m; l9 I2 M) Y) Y5 gSTR     r0, [r7]
1 w; d1 L4 f  \! q( v
% r0 q! k# A: x3 a0 K0 lDSB
  U2 k4 I1 P0 q
; Schedule trigger now (delay == 0 cycle)

, l. o9 B* [3 ]LDR     r7, =TBVAL_INTSCHED

MOV     r0, #0
2 |) f5 M: x! u* t
% T1 z/ ~0 b+ x- n5 d2 LSTR     r0, [r7]

DSB
; o2 z2 F" k- d  M$ o
) E- J1 Y/ R! W" `7 d( B7 x

oewqe

这个测试是用来测试CPU的最大功耗的，基本上就是使pipeline全开，包括dual issue, NEON， debug都跑起来。 因为只是个CPU本身的功耗，本来是不需要其他logic来支持的。
/ ]- x( u! d0 Y1 s0 h
: f% M  i4 V- h7 P1 i" J如果是Multicore的话， 刚开始的时候 代码控制只有CPU0往下走，其他CPU处于standy 状态(由WFI进入), 为了测 Multi-core全速运行的功耗，必须将其他的core也唤醒，所以问题2里面提到的 TBVAL_INTSEL, TBVAL_INTTRIG和TBVAL_INTSCHED是仿真环境的interrupt激励的触发方式，仿真环境可以通过写这些地址，让其产生一个IRQ/FIQ给其他CPU以唤醒他们。
3 n' B4 S* I7 a# o7 u8 x

MrL1

再看看别人是怎么说的
  A2 I$ I* S6 K. s! _# P

mqerew

这个问题解决了没有？