|
|
在JTAG debug中debugging tools通过 CoreSight 的register进行设置来trigger 各种控制事件
+ [5 }( ^$ G& K- C" H: a. e
9 |( h7 A7 R) [) X9 F: j7 z" P7 a具体关于让A7 CPU停下来,进入debug mode, debugging tools 需要设置CoreSight 的 Embedded Cross Trigger (ETC) 相关的register
w6 v- M) s1 ^. _$ S
* H; T9 C6 u0 l) o0 a可以设置 Debug Status and Control Register中 DBGDSCR.InstrCompl_l 的这个bit 为 1 来让CPU 进入 halt debug mode,
% q8 D* |" F+ Z: u' }: M
" x/ s' J# g: G1 s6 d( g% J9 {' _* z硬件方面 会通过 Cross Trigger Interface 触发DBGTRIGGER 信号,让CPU halt5 P7 B" E, F2 V, q
|
|