排线布线误区总结

CRAZY_argentina

2 s& ?5 {" F1 M* S1.原理图常见错误:
(1)ERC报告管脚没有接入信号:
- E4 C- l! ?7 L9 v- A3 ha. 创建封装时给管脚定义了I/O属性;
b.创建元件或放置元件时修改了不一致的grid属性,管脚与线没有连上;
! V9 G/ N" n0 p+ b" F( U9 Y- f$ dc. 创建元件时pin方向反向,必须非pin name端连线.
(2)元件跑到图纸界外:没有在元件库图表纸中心创建元件.
, F! T# d. w8 A# p(3)创建的工程文件网络表只能部分调入pcb:生成netlist时没有选择为global.
0 }0 `* }5 c5 [1 P8 n: O(4)当使用自己创建的多部分组成的元件时,千万不要使用annotate.
2.PCB中常见错误:
2 r. s' h+ j# T2 h  O(1)网络载入时报告NODE没有找到:
a. 原理图中的元件使用了pcb库中没有的封装;
b. 原理图中的元件使用了pcb库中名称不一致的封装;
c. 原理图中的元件使用了pcb库中pin number不一致的封装.如三极管:sch中pin
number 为e,b,c, 而pcb中为1,2,3.
- b# v5 f; K1 c0 k- B0 g8 r9 s(2)打印时总是不能打印到一页纸上:
a. 创建pcb库时没有在原点;
8 C8 m& \( h/ H) b7 Z* kb. 多次移动和旋转了元件,pcb板界外有隐藏的字符.选择显示所有隐藏的字符, 缩小
pcb, 然后移动字符到边界内.
(3)DRC报告网络被分成几个部分:
表示这个网络没有连通,看报告文件,使用选择CONNECTED COPPER查找.
/ c! z6 U4 I4 ^% I; G另外提醒朋友尽量使用WIN2000, 减少蓝屏的机会;多几次导出文件,做成新的DDB文件,
减少文件尺寸和protel僵死的机会.如果作较复杂得设计,尽量不要使用自动布线.
在PCB设计中,布线是完成产品设计的重要步骤,可以说前面的准备工作都是为它而做的,
在整个PCB中,以布线的设计过程限定最高,技巧最细、工作量最大.PCB布线有单面布
9 C3 ], r- ]- Q  l4 [线、 双面布线及多层布线.布线的方式也有两种:自动布线及交互式布线,在自动布线之
7 v, P# z/ v8 ?+ Z9 `9 n前, 可以用交互式预先对要求比较严格的线进行布线,输入端与输出端的边线应避免相邻
平行, 以免产生反射干扰.必要时应加地线隔离,两相邻层的布线要互相垂直,平行容易
1 i+ \$ o$ b% {- U. L产生寄生耦合.
自动布线的布通率,依赖于良好的布局,布线规则可以预先设定, 包括走线的弯曲次数、
导通孔的数目、步进的数目等.一般先进行探索式布经线,快速地把短线连通, 然后进行
迷宫式布线,先把要布的连线进行全局的布线路径优化,它可以根据需要断开已布的线.
并试着重新再布线,以改进总体效果.
对目前高密度的PCB设计已感觉到贯通孔不太适应了, 它浪费了许多宝贵的布线通道,为解
决这一矛盾,出现了盲孔和埋孔技术,它不仅完成了导通孔的作用, 还省出许多布线通道
使布线过程完成得更加方便,更加流畅,更为完善,PCB 板的设计过程是一个复杂而又简单
, t$ F8 o& e$ Y7 C7 ~. S: D/ j) J的过程,要想很好地掌握它,还需广大电子工程设计人员去自已体会, 才能得到其中的真
谛.
( y) H! Q; e: X+ f* W1 电源、地线的处理
既使在整个PCB板中的布线完成得都很好,但由于电源、 地线的考虑不周到而引起的干扰,
会使产品的性能下降,有时甚至影响到产品的成功率.所以对电、 地线的布线要认真对
5 Y7 c, q, B3 H  c% o  N1 s待,把电、地线所产生的噪音干扰降到最低限度,以保证产品的质量.
7 f3 c; O. }7 H/ W2 O对每个从事电子产品设计的工程人员来说都明白地线与电源线之间噪音所产生的原因, 现
7 e' ?- d+ Q  n2 ~5 k: ~2 Q, _. t5 ?只对降低式抑制噪音作以表述:
众所周知的是在电源、地线之间加上去耦电容.
尽量加宽电源、地线宽度,最好是地线比电源线宽,它们的关系是:地线>电源线>信号

Dollche

支持楼主 很好很实用

zhi_hui_zhou

真是不错的资料