CY7C68013A usb芯片fpga通讯问题求助

hfiwioq

用的是cy官方例程调试，从电脑发送数据12345678，FPGA接收数据只接收了16位1234，后面的数据不发送了，请教各位是什么问题
7 J  F6 b9 x4 s/ f, {$ l

" r, G: _6 l5 _

peerless2021

信息感觉有点少
& q% z  N: L$ s! p) l. q% o, X用的哪一个官方的历程, 看图片应该是slave fifo的模式, 同步还是异步, 同步的话, 需要提供时钟IFCLK, 异步的话, 不用提供IFCLK时钟, ,应该是SLRD的边沿读取数据,
1 [4 z- s- A! l% b5 J# y) B上位机用的是API二次开发做的, 还是用的官方control panel那个工具
$ g3 W4 k! @: R0 D/ @5 [9 \如果是官方的, 是如何设置
确定PC发送了12345678么, 可以用抓包工具抓一下看看, 确认是否发出去
下位机芯片是否接到完整的数据
! C& W+ b2 E( S5 _! gFlagA这个是fifo什么标志,EF,FF,PF,极性是高有效还是低有效。

hfiwioq

peerless2021 发表于 2022-8-12 13:32
; q7 G! D- O: m' u信息感觉有点少
用的哪一个官方的历程, 看图片应该是slave fifo的模式, 同步还是异步, 同步的话, 需要提供 ...

的官方slave fifo程序，固件，调试工具。 同步模式，fpga输出ifclk，
4 t, q: M; d1 _: \; [# eflagA是EP2EF，默认极性，flagA一直为高是不是数据一直在端口里没输出出来？

7 M& e1 @* J! y# K
4 J6 w) c3 J' R

; J: u2 m* H) s3 F% h  ]4 m