初学Cadence,修改原理图后,PCB飞线不连接了???

zglak

" q* b) t4 ?) [
如图,我修改了原理图,在PCB中File->Import->Logic 后,发现PCB中的飞线没有连接?这是怎么回事啊?谁能指导下啊?谢谢!

art_li

1、确认一下网络名和ic的pin的一致~  2、当然有的时候在net上会有no_rat 属性去掉就可以显示~

zglak

' f$ P9 ?2 s; t3 |6 Y谢谢!我的原理图是设置正确的.

我发现,原来是我在 叠层 设置里,把电源指定电压后,所有与电源连接的引脚都变成了正方形中间有叉的图形,不显示飞线了.
$ V8 C3 O; w$ \, P4 s
这样就遇到一个问题.如图中是两个去耦电容,电源端应该接近芯片电源引脚,变成"正方形中间有叉的图形"后,就不显示飞线.

/ F" @, w4 `3 ~而且3.3V的电源引脚也是这个图形,5V的也是一样...布线时很容易连错吧?!
) T# B) U( Z) i" l' b( r, |
有什么办法让电源的飞线显示出来呢?

superlish

显示一样不代表就是同一网络, ,不一样的网络是连不起来的,会报DRC的  

去掉那个属性就可以了

zglak

superlish 发表于 2011-11-12 13:46
7 q2 o; l# |4 M显示一样不代表就是同一网络, ,不一样的网络是连不起来的,会报DRC的  
' q* R2 b; [' I" f+ ]9 U
去掉那个属性就可以了

, m# }+ F: c( a. y- ?5 `% n9 _0 _是啊。但是如果能显示出区别就更好了。
& H7 p  d- \/ ]! k0 p6 p9 b
4 o3 \  I9 K: g/ u& B我想知道有什么方法能直接显示出区别啊？！