FPGA太难了，太难了

I_believe

5 H6 }8 @" O; z# V3 ?, C

一晚上没调通SCLK的输出

写好的verilog程序，仿真时SCLK输出正常，但是ILA不知道为什么SCLK总是没有输出，之前是有一版本程序没写好，可以改好以后不管怎么改，统合烧录后ILA都没有变化

原来使用的SCK名称，改成SCLK后ILA里显示的还是SCK，感觉程序没烧进去一样，可是综合实现后导出，甚至连SDK都删除重建了还不好用。

. h, _, A* d6 c/ S! S2 ~, `

* W7 _: Y. E% H" v: V) _

duhe3hfu

FPGA确实比单片机麻烦，好多逻辑都要自己写，而且命名规则要求也高。

nocturne

这种问题，对你这种大佬应该不是问题吧！
/ |# Q" D- H3 [4 n% O应该是ILA部分命名有问题吧。

elephant_

一不小心电路综合出来就完全不一样，不是天天摸这玩意的比如我，确实觉得很麻烦。