EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 EDADZE365 于 2022-7-25 13:32 编辑 # y/ n( I9 O6 f& k6 x1 `
3 V5 Q4 w4 o0 H* e2 H
90年代的时候，外围高速总线的频率还在66MHz左右，那时候八层板算是复杂度很高的单板，那时候介质材料的Dk和Df很高，设计裕度很宽，很少人关心铜箔和玻纤的特性，基本所有的PCB材料都叫“FR-4”，因为板材的电气性能对信号质量影响不大。 5 F" j( J v b6 z2 ]0 [
8 D% W+ S3 |6 ]1 S: Q
通信技术近十几年来的快速演变，从1G、2G一直演变到现在的5G，信号速率和频率都成倍的增加，以PCI总线为例，技术已经从20年前的一代演变到现在的六代，速率整整提升了25倍，总线速率已经达到了64Gbps. 7 j* u! ?+ C N- `0 T. F
& {) H- m5 m1 I f# t: _- |
随着信号传输速率和频率都越来越高，影响信号完整性的关键因素现在不仅包括阻抗，还包括损耗、铜箔粗糙度和玻纤编织效应等，PCB叠层设计变得越来越不容忽视，每一个叠层的细微差异都可能影响信号传输质量。
/ G- P8 f6 N6 _ h, r J) G* h5 u4 N0 Q事实上，在物理世界构建PCB的过程中发生的一切都会或多或少的影响信号质量，因此需要考虑的细节不仅仅是一个PCB叠层本身，而是涉及每个PCB制造商的叠层加工过程。
' Q% M( \% h% t& N. f. W3 ~0 Z" G+ S
PCB叠层问题是造成PCB改版的最常见的原因之一。不良的PCB 叠层设计会导致传输线阻抗失配，参考平面缺失等，并引起严重的信号完整性问题；电源和地层的不合理安排也会引入大量回路电感，引起去耦电容的“失效”；同时叠层设计也是影响EMI/EMC 的重要因素。 # m' q" ^1 X" M8 I& k0 D ?
如何才能设计出满足高频高速PCB要求的叠层，最大的挑战是如何建立有效的叠层模型，包括：铜厚、层压后的厚度、DK、DF、玻纤结构等。如果没有准确的叠层模型，将无法在设计初期进行准确的信号完整性仿真，这样制造出来的实际产品就很难符合预期性能。 + @; R7 y# l2 Q# W% b9 s7 \" T/ z
C" L H! z8 A. \! P7月28日晚20:00电巢直播邀请到了西门子EDA亚太区EBS技术专家季伸彪及国内知名企业高速设计专家杜正阔，两位老师将从通信通讯行业应用案例来分析，为大家讲解如何在满足产品的需求下，合理进行PCB的叠层规划。( ?# r6 B8 J$ I9 c8 ~
2 S Y- I M" Y7 V
% G6 e0 A* R0 }) ?- j5 ?. ^4 Y, U( m, x
2 C8 U, d' K9 B
* ^8 v7 [( ^ O& v% X% M9 x《西门子EDA通信通讯行业应用案例 基于ZYNQ7045电子系统硬件设计Ⅲ》 " k) A( D1 u) K( R+ W, k3 R
＋ 1、直播内容简介
- I' Z7 r% H; z) m. L3 f5 Z7 n6 J8 N: D0 |3 @% T3 ]4 a
本场直播，我们将结合ZYNQ7045板卡，来展示如何设计满足仿真需求的有效叠层模型，其中包含： ·如何计算满足产品阻抗要求的差分线配置 ·如何根据损耗要求选择合适的板材和设计约束 ·如何权衡性能和成本，选择合适的板材 ·如何快速创建有效的高速PCB叠层模型 ·如何对不同供应商的叠层进行快速验证 ·如何无缝将叠层模型轻松的导入仿真工具 . d; }. E6 Q0 U& t2 U W
＋ 2、讲师介绍
, \( e# F K" w* |
& w& a" L1 [( }$ j杜正阔老师：
. P# z S5 w) I9 _' L4 ?* `; P& G7 f 原国内知名企业高速设计专家 : q7 P) Q1 a: U6 C$ M
20多年高速PCB设计、仿真经验。曾任港湾网络、一博科技、兴森快捷等高科技企业工程师、高级工程师、设计经理等职务，设计过的产品涵盖通信、医疗、工控、计算机、雷达、消费类等多个行业。
) F* N6 ~! y5 h& y% Y2 }% |个人主要出版物： 《Cadence Allegro 实战攻略与高速PCB设计》
1 ^7 l# |: T" h/ i, m7 y2 s$ n4 i季伸彪： 西门子EDA亚太区EBS技术专家 " h) m* S: c, Q( W6 Q
2019年加入Siemens EDA, 加入Siemens EDA之前曾经在国内大型EMS公司及国内知名通讯公司任职，深刻了解PCB设计与制造过程中的可制造性要求，熟悉PCB叠层的设计与制造的各项参数，2006年开始从事可制造性相关技术岗位。 ) b. D& e' o2 h! I6 _1 u
＋ 3、直播要点
8 n/ @# i G4 W' k+ w1、高速PCB叠层设计方法与技巧 2、结合ZYNQ7045板卡，进行叠层规划 3、叠层设计如何影响信号完整性 4、结合ZYNQ7045板卡，使用Z-planner Enterprise进行叠层设计演示
0 l: F8 v( \3 f5 e- ePCB设计中的叠层设计
% x2 {! U/ |- R1 `3 f X
叠层设计在高速应用中变得非常重要，叠层的设计包含多个方面：如何定义层叠设置，如何计算阻抗和损耗，如何选择材料，如何获取有效的材料参数（铜箔、材料），如何与PCB板厂建立有效的叠层沟通等等 + X1 J1 L( h( b6 d' W) }
好的叠层设计流程可以极大提高设计团队效率，节省大量的时间和成本。
$ P/ [, l+ b; {4 v: f* p% k GPCB设计中的叠层设计
( ~8 n- z: q! u* r {( ?+ O6 ^基于ZYNQ7045板卡的阻抗与叠层设计案例 0 x4 w8 ]8 X3 t
基于Siemens EDA的Z-planner Enterprise和ZYNQ7045板卡的损耗及阻抗需求，手把手从阻抗计算、损耗模拟、材料选择与对比、叠层创建一直到供应商叠层验证，进行全流程的叠层设计演示。 ' G+ t" s+ J6 l1 M( \9 V
5 V4 r- A I1 ?1 L- e! Y" U* I5 e高速PCB板材库
2 E. |- C% i, f' l/ B1 p: A# o# c
高速PCB叠层设计中最重要的环节就是PCB材料选择，目前Z-planner Enterprise集成了欧美以及亚太地区常用的板材供应商的材料库，包含185多个系列的板材数据，可以满足不同客户对PCB材料的需求。这些数据均来自全世界主流的制造商，包括但不仅限于AGC、Isola、EMC、斗山、ITEQ、南亚、松下、生益、TUC、Rogers、Dupont和Ventec。 : ~& F6 I" Z2 E" i# D1 J r
这使得在选择材料时，用户可以充分考虑基于不同频率下的不同玻纤结构的Dk、Df等参数， Material Matching功能可以根据所选的材料参数快速替换和更新叠层设计，并提供全面的雷达图，包括Dk、Df、Tg、Td、z-CTE和x-y CTE等参数。 & b/ f8 m* g# Q
Z-Planner Enterprise集成主要层压板制造商材料库，您可以随时随地在材料库中调用各种材料参数
b6 N( \/ ?2 N/ P4 m! F; C常见的玻纤编织效应的缓解方法
7 [+ K5 M2 Z. V/ O5 x1 h# I$ Y% E
纤维编织效应，是印刷电路板（PCB）中经常被忽视但会影响差分时序的来源之一。如何低成本、高质量的减轻玻纤编织效应是高速叠层设计无法绕开的话题，如何将常见的玻纤编织效应缓解方法引入叠层设计中也尤为重要。 部分玻纤编织效应缓解方法
. b& `8 B- D9 _/ Y" n( l6 j) u A# D; ^ h! q* o7 ?2 K& [" U
＋ 4、适合对象
3 H& `' D# }0 i
" Y( b# h% q# e0 f! H4 a6 l( V: J通信通讯行业从业者 项目经理 PCB工程师 SI/PI工程师 DFM工程师
8 a5 Y G2 B6 b+ C) S4 @
! G, m! k) K! S8 R- C- V. L$ g3 B) m; R9 B0 f
4 t# `8 c* ~9 M' q( k
$ `0 Y' w! h+ ?5 Y+ S& w$ B, y% ]
$ L" m( ^2 p* k
+ f1 U. c5 D1 O2 b4 C/ }$ N6 Y2 k9 r9 \
$ M4 Y3 n+ G C& N, p, ~- Z& L
6 c! R" n$ H9 p4 b5 u+ Q3 E
- a* ~. ?6 r4 g$ f* N3 d {4 J. s, Y
- [2 i, R4 U8 q z! p
分享直播间可以获得威望、积分、巢币' f% `& K1 m( ^
*实物大奖——苹果数据线、指甲套装、超大鼠标垫、运动耳机、运动水杯、蓝牙鼠标、小鼠标垫 、恒温杯、饭盒、雨伞、小米蓝牙音箱、相框、充电宝、U型枕、键鼠套装、安卓数据线、电动牙刷、餐具套装 等
& ~. K' ]1 H8 d7 Z+ B3 p0 p; P+ O6 |& R9 w/ R
| 
/1 
发表于 2022-7-25 13:31
收藏
淘帖
支持！
反对！