我也好想知道,
- T% n% `4 i2 V4 N  T有没有可以设定 Constraint Region 就能PASS这个DRC ???
谢谢!!
' m6 B) K3 _9 G- p, z9 C- m

有没有不删keep out的方法，直接在哪里设置，然后就可以忽略这中错误？

找到了解决方法：在PCB板上把对应原件的 via keepout 删除，最好不要改动库中的封装。这样在需要这个图形的时候能再把他更新回来

你这个应该不是间距约束造成的错误，区域规则没用的，应该是你的电容做封装的时候做了个via keep out 层，把所有层都关闭，在sub class中把via keep out栏目下所有的子集全部显示看看。