TA的每日心情 | 擦汗
2020-1-14 15:59 |
|---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
问一个CYCLONE III时钟输出驱动DA芯片的问题+ {. n9 J9 I4 _* N7 P/ a- t0 x3 V
3 o1 m6 J2 b: }3 M- Q$ n. x$ R n# r B. U. p
5 l n7 m! ^7 `3 B
想用CYCLONE III产生一个100Mhz的时钟信号给一款12BIT的DA芯片! o& M! ~' P* v% |! g6 `
: Q6 L+ h7 ?. | Y7 G( z! P( j使用CYCLONE III内部的PLL CLK时钟专用管脚输出是否可以输出比较稳定频率的时钟？* h" L- K0 W/ @
( w9 t: u$ C7 R1 }1 `
. W0 U9 S; \+ I5 I# u+ \& ]
, }* b0 n2 `; x! _* e6 D4 H由于驱动DA芯片的接口包括时钟管脚、12位数据管脚于几个控制管脚2 r% g+ N3 C" G9 B& L+ q! ^
' {' ?: v/ ^( x% z; ~
% w' U) D- ^- Y* V' ]6 O8 [! Z! S4 J- N. }8 k& p& p# [; @
这个方面之前没接触过，那位有经验的朋友可以说说大致如何做比较好？/ h2 T, g6 x, b: l
% q3 ^0 Z w! F
^, q: _5 x* m: v
K) C0 {9 V# {; C2 U; L! H# c在使用PLL CLK专用时钟输出管脚是不是使用P级，有哪些注意事项么？5 l6 ^) l/ g8 {3 y4 V
|
|
[复制链接]
/1 
发表于 2011-11-9 09:51
收藏
淘帖
支持！
反对！