找回密码
 注册
关于网站域名变更的通知
查看: 174|回复: 3
打印 上一主题 下一主题

fpga 4输入查找表结构的输出怎么实现逻辑函数?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2022-7-18 13:38 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
FPGA 4输入查找表结构的输出怎么实现逻辑函数?& P& r- m' }3 |6 N1 f

该用户从未签到

2#
发表于 2022-7-18 14:20 | 只看该作者
查找表(Look-Up-Table)简称为LUT,LUT本质上就是一个RAM。目前FPGA中多使用4输入的LUT,所以每一个LUT可以看成一个有4位地址线的16x1的RAM。7 r8 o+ G# X4 Z7 ]

该用户从未签到

3#
发表于 2022-7-18 15:15 | 只看该作者
在编程方式上,CPLD主要是基于E2PROM或FLASH存储器编程,编程次数可达1万次,优点是系统断电时编程信息也不丢失。# O- G+ W% C8 d$ p% i% Z) p

该用户从未签到

4#
发表于 2022-7-18 15:56 | 只看该作者
CPLD更适合完成各种算法和组合逻辑,FPGA更适合于完成时序逻辑。换句话说,FPGA更适合于触发器丰富的结构,而CPLD更适合于触发器有限而乘积项丰富的结构。& H# F$ m+ k8 i7 V
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-24 11:46 , Processed in 0.125000 second(s), 24 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表