找回密码
 注册
关于网站域名变更的通知
查看: 4975|回复: 25
打印 上一主题 下一主题

DDR等长走线问题!

  [复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2011-11-8 16:23 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
一直没能明白DDR里面的等长走线是如何等长的,谁跟谁等长?" s/ F! y4 R& \; d9 N% I( v1 E8 O. h
DQ(0-7;8-15)数据线;7 g1 J# L$ Y4 X! ?. m( O9 f
DQS--它是干什么用的呢?
) D, X. {7 w* Y0 i, L4 q: t  JDM--这个也不明白?
7 Z: j( k& I; S7 O时钟单端(双端)的,都是谁跟谁等长?相互的误差是多少?

该用户从未签到

2#
发表于 2011-11-8 16:41 | 只看该作者
DQS:数据选通信号,DQS 是DDR中的重要功能,它的功能主要用来在一个时钟周期内准确的区分出每个传输周期,并便于接收方准确接收数据。每一颗芯片都有一个DQS 信号线,它是双向的,在写入时它用来传送由北桥发来的DQS 信号,读取时,则由芯片生成DQS 向北桥发送。完全可以说,它就是数据的同步信号。 % J6 H( \) [% c5 W; }& P7 j& e- ~
DM(DQM):数据掩码信号.
! ], o) s: g7 P$ W( P- U! e! f6 `3 X# t. \  Y% L
所有的信号线(包括数据,地址,控制线)都要跟时钟线等长.
5 X% T) g$ c1 @4 G. Z8 Y3 ^. Y$ j' t7 `
误差+/- 50mil
: d6 [2 G: P1 k3 f' ~2 i1 y+ O% B% c$ ~, }

该用户从未签到

3#
 楼主| 发表于 2011-11-8 16:50 | 只看该作者
jimmy 发表于 2011-11-8 16:41 & X. E9 v0 J5 Z
DQS:数据选通信号,DQS 是DDR中的重要功能,它的功能主要用来在一个时钟周期内准确的区分出每个传输周期,并 ...

) w: u$ G- |9 H1 A谢谢你的讲解,好人。

该用户从未签到

4#
发表于 2011-11-8 23:55 | 只看该作者
学习学习

该用户从未签到

5#
发表于 2011-11-9 08:16 | 只看该作者

该用户从未签到

6#
发表于 2011-12-6 17:33 | 只看该作者
jimmy 发表于 2011-11-8 16:41
1 ?+ N4 `. i. H9 |' x1 RDQS:数据选通信号,DQS 是DDR中的重要功能,它的功能主要用来在一个时钟周期内准确的区分出每个传输周期,并 ...

  i* ?7 s# }: B谢谢讲解
/ }6 c! f1 j0 a: H7 C+ c!!!!!

该用户从未签到

7#
发表于 2011-12-7 10:30 | 只看该作者
来学习的,,

该用户从未签到

8#
发表于 2011-12-7 14:53 | 只看该作者
不一定吧。我公司有的2层PCB的DDR2走线是2 2 包地。。。

该用户从未签到

9#
发表于 2011-12-7 16:05 | 只看该作者
学习$ z  a7 s9 {! t3 J6 M) Z+ U

该用户从未签到

10#
发表于 2011-12-7 16:08 | 只看该作者
学习学习,谢谢

该用户从未签到

11#
发表于 2012-3-6 15:16 | 只看该作者
学习了

该用户从未签到

12#
发表于 2012-3-6 19:05 | 只看该作者
应该是DQS要和DQ等长,地址线和控制线要和时钟信号等长吧,但是二者之间的差距不要太大!

该用户从未签到

13#
发表于 2012-3-7 15:56 | 只看该作者
发觉对DDR等长的做法都不一样,以前我也是把所有的线等长,那个苦啊!后面接触一个做IC的原厂客户,他要求,D0-D7,DQS,DM组内等长,剩下的如地址,时钟,控制等长。那4组数据线不要相差太大,和地址,时钟就没要求。我一直按照这种要求去做。最近做的DDR3,时钟跑400M。4组数据线都在1000MIL左右,但地址,时钟到两个DDR的等长就是一个是1700MIL,一个是1900MIL。也跑得好好的。处理过4个DDR2,双CS的,就跟同CS的两个DDR进行等长,两个不同CS的DDR也没要求。(比如U1,U2是共CS0;U3,U4是共CS1,那就U1和U2为一整体等长,U3和U4为一整体等长,它两整体就不需要等长)我就是这样处理的,表达得不好,希望不要见怪!!

该用户从未签到

14#
发表于 2012-3-7 16:12 | 只看该作者
canendan 发表于 2012-3-7 15:56 ) c; s8 l' h1 q
发觉对DDR等长的做法都不一样,以前我也是把所有的线等长,那个苦啊!后面接触一个做IC的原厂客户,他要求, ...
8 ?  f+ K% j; {( x0 q6 _+ H
主要是要看是什么主芯片。+ Q6 q, `; G5 m
$ L, p7 C, u5 v9 }
每个厂家的芯片对等长要求都不一样。5 t! g* x6 ]6 M4 [

( \; z! J5 d& b+ w3 u, B如果全部做等长的话,是最保险的做法。

该用户从未签到

15#
发表于 2012-3-8 14:42 | 只看该作者
jimmy 发表于 2012-3-7 16:12
3 M/ D2 m' n+ |+ j9 e8 F# ?3 y  k主要是要看是什么主芯片。
* L3 }) _0 Z8 B8 B8 S: v( ?4 Y9 @, N4 j& `
每个厂家的芯片对等长要求都不一样。
* K2 b) N8 t; B/ [  N5 H7 r
很少保证所有信号线都与时钟等长吧
8 c( w, @7 F, S& K. ?5 U1、数据线4组,组内等长(包括DQS DQM),组与组之间不要差别太大,最好也等长;
/ }- O8 l8 N1 g* i3 y2、地址、控制、命令、时钟等长。
; Z: V) h5 Y" B! f1 D) E8 I, w目前是这么做的。。。
, z7 h7 q  Y! O# A* m8 b9 p: \
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-11-28 16:26 , Processed in 0.203125 second(s), 25 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表