找回密码
 注册
关于网站域名变更的通知
查看: 153|回复: 4
打印 上一主题 下一主题

CPLD与FPGA之间通信

[复制链接]
  • TA的每日心情
    奋斗
    2022-1-21 15:15
  • 签到天数: 1 天

    [LV.1]初来乍到

    跳转到指定楼层
    1#
    发表于 2022-7-14 13:47 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录!

    您需要 登录 才可以下载或查看,没有帐号?注册

    x
    想DIY一个cpldFPGA之间的通信,网上没找到相关例程。5 d% W+ C* U. Y) M0 m
    1.CPLD和FPGA输出都是3.3V,大家都说两者可以直接链接管脚,不需要电平转换。 2,如果CPLD和FPGA做到同一块板子上,两个芯片可以共用同一个晶振吗?
    $ t6 B: ^  Z. q- q# y6 Z0 R) m2 [
  • TA的每日心情
    开心
    2022-1-29 15:07
  • 签到天数: 2 天

    [LV.1]初来乍到

    2#
    发表于 2022-7-14 14:30 | 只看该作者
    1.可以,2.可以

    点评

    再请教下,两者通信时序clk有什么方法勒?  详情 回复 发表于 2022-7-14 14:37
  • TA的每日心情
    奋斗
    2022-1-21 15:15
  • 签到天数: 1 天

    [LV.1]初来乍到

    3#
     楼主| 发表于 2022-7-14 14:37 | 只看该作者
    elephant_ 发表于 2022-7-14 14:30
    ( y: ^+ U- r$ k: a2 O! ^& T$ ~* v1 |4 p1.可以,2.可以

    $ x, T* {  q& f% J再请教下,两者通信时序clk有什么方法勒?
    5 i' c# X- h' `2 w7 l! F
  • TA的每日心情
    开心
    2022-1-29 15:04
  • 签到天数: 1 天

    [LV.1]初来乍到

    4#
    发表于 2022-7-14 14:47 | 只看该作者
    都fpga了,可以自己定义,也可以spi之类的标准协议
  • TA的每日心情
    开心
    2022-1-29 15:04
  • 签到天数: 1 天

    [LV.1]初来乍到

    5#
    发表于 2022-7-14 14:48 | 只看该作者
    FPGA和CPLD之间的通信最为灵活了,你可用自定义SPI,自定义uart,自定义i2c,自定义自己的通信方式。
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-7-24 12:02 , Processed in 0.125000 second(s), 27 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表