FPGA中的时钟哪里来的？

dream123

FPGA中的时钟哪里来的？
% k5 b# s* R( p1 P9 ~4 T- Z3 F: |

nocturne

FPGA的时钟来源于外部晶振。PCB板上一个独立的元器件。

li205212021

FPGA时钟是有上限的，倍频后一般最快几百兆，这和你综合出来的电路有关系，当然和FPGA本身也有关系。输入时钟一般比较低，这样电磁干扰较弱，倍频肯定是有限制的，不合适的时候软件会给出报错。