FPGA/CPLD对DSP 的数据线有没有影响？

oponi · 发表于 2022-7-4 14:50

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

我板卡上DSP的CE口上挂了一片flash，还有一片cpld.我在CPLD中将数据线定义为Inout,对CPLD进行读写都正确了，但是这时候，对flash的擦除和读写就不对了，把CPLD的程序擦除掉后，flash的擦除和读写都对了，有没有人遇到过这种问题，是CPLD的IO管脚对DSP的数据线有影响吗？还是说我的EMIF口的时序配置的不对？如果是时序配置的不对，为什么在没有CPLD程序时，flash的读写都对了呢？

land · 发表于 2022-7-4 15:23

问题已经解决了,是我的板卡上的数据线冲突的原因造成的,而CPLD/FPGA挂在DSP 上应该对其他CE空间上的访问没有任何影响的.

opipo · 发表于 2022-7-4 16:23

再看看别人是怎么说的

帐号		自动登录	找回密码
密码			注册

FPGA/CPLD对DSP 的数据线有没有影响？

EDA365欢迎您登录！

浏览过的版块

推荐内容 /1