PADS网表导入方法详细解析

Crash

1、 建库完成后进行导网表，将器件导入 PCB 中：
' ?; S  K, ^8 q& L, ?# [1 sⅠ、若为 pads 网表（logic）
$ n5 ]$ E2 M, l# Z
1）、在 LAYOUT 里新建一个板，画好板框，在 LAYOUT 和 LOGIC 里将库文件路径指定好：
0 Y( C, g: m' D/ p# V1 a# m- }8 @
2）、在 LOGIC 里进行网络对比，将网络导入 PCB：

进行完这两项显示 NO DIFFERENT 则说明网表导入 PCB 成功，如若有错，则根据错误报告进行修改。
4 o% I7 w% {! p, f& z' ~; A% L
6 T$ J# T: V5 f8 PⅡ、如若是其它格式的原理图网表文件，先指定好库路径，再通过 IMPORT，将网表导入新建的 PCB 中：
) _: n0 h0 Z  u, N
2 n' ?9 v, r2 ^2、其它非 LOGIC 原理图的导网表过程：
Ⅰ、99SE 导出网表：
) `2 X5 v2 W8 O' J
1）、首先，打开 protel 的原理图。

2）、然后，点击 Design->Creat Netlist，弹出如下的对话框，如下设置，点击 OK。
3 B0 q# K# ~& z3 q' g
5 c" H7 ?" F1 B% s5 w: u3）、然后会生成.NET 和.PRT 两个文件，关掉。到如下界面（sch）.
% i$ i" [3 }/ G* i# R( U0 e# s! ~4）、将.NET 和.PRT 两个文件导出，保存。

4 `! ]2 n3 c8 H0 C5）、将.PRT 文件的后缀改为.asc，保存。

( C5 v: h% b; g1 c8 }% p6）、用记事本打开.NET 文件，删除第一行，然后全选，复制。
3 \, `' E0 |2 x2 _+ P1 \
7）、用记事本打开.asc 文件，删除文件最后的*END* ，将.NET 文件中复制的拷到其后，保存，然后 将.asc 的文件的前两行删掉，改为：

!PADS-POWERPCB-V3.0-MILS! DESIGN DATABASE ASCII FILE 2.0

5 V1 {# }5 I; C: R1 }*PART*              ITEMS

这样，PADS 的 .asc 文件就好了。 Ⅱ、CANDENCE 原理图导出 ASC：
/ [: |. Z4 S" i3 B% i+ S( [: p0 A
1）、以 OTHER 方式导出

2 _; P" t3 i6 L& l+ w" l; D3、更新原理图
Ⅰ、对于 PADS9.3 软件，先指定好库路径，然后将板上的器件、网络、Reuse、Unions 全部解开，再执行
0 W* Z; }' G8 \& w以下操作即可更新器件：

Ⅱ、在板上一个封装一个封装更新：

1 U$ `$ q* [# W) ?# P7 EIII、直接用 ECO 方式进行对比更新原理图，然后在 PCB 上进行库的更新（若有封装修改，原理图中 Parts
名不变（Decals 名无要求）。更新封装时注意 Decals 与 Parts 的对应，一般此方法只适用于 Decals 与 Parts
+ S2 v8 A( c0 `; i
; x% i. N4 I9 Y6 D; ]+ ]. `一一对应，若不对应，用此方法导入后请与原理图进行 ECO，不然会导致错误）
# \, B2 l! w, Z0 k$ ^0 V; W- i
Ⅱ、其它格式原理图：
" ^2 O6 p$ j1 d, p/ i4 V0 J（1）、导成 ASC 文件，若同位号对应的 Decals 和 Parts 名都无改变，直接将网表导入要更新的 PCB； 若有改变，则按（2）

（2）、用新的网表导出一块最新的 PCB，用新的 PCB 与要进行更新的已做的 PCB 进行比对，再进行

ECO（IMPORT 产生的 ECO 文件） 比对如下示：
/ C# _' {7 O. m* p' z

# G3 x3 x2 c0 h/ Z" a2 w% t将产生的 ECO 文件导入 PCB 中，更新即完成。（完成后可以再执行一下比对过程，看结果是否显示
% ?& A2 d+ \' {9 A; x6 n+ p, u无差别，检验更新是否完成）

1 `( O, I* i0 X+ T; j9 O6.封装检查


4 O% g4 [5 `  X, O' g

jack_are

谢谢分享,学习一下!

架海梁心

下载学习，谢谢分享

RGB_lamp

下载学习，谢谢分享