AD9内电层plane负片如何去掉死铜

yuweijian615 · 发表于 2011-11-1 23:30

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

DRC检查提示内电层有大量的孤岛铜，但是不知道怎么删除，请各位大侠指点，非常感谢

zhengzy · 发表于 2011-11-2 12:46

负片上看不到的是铜你在那贴块铜就OK 相当于去掉了:）

chensi007 · 发表于 2011-11-4 10:44

如果確認是用的"PLANE"的話。那可以放FILL...LINE把這些你不用的地方去掉。。負片嘛。。走線的地方反而沒有銅。。。。。。。。。。。

mds · 发表于 2011-11-21 11:06

你可以将反焊盘设置小一点，放置ROOM，设置区域规则，如此设置

，就不会出现孤立铜，回流更好

shiyq0579 · 发表于 2011-11-25 09:01

是的，在当前层PLACE-》FILL （或Solid Region) 就可以了。

yuweijian615 · 发表于 2012-4-7 23:29

pcb制造商没有设计问题反馈，软件此类规则检测信息提示应该不影响pcb制作，无需处理

juanc1234 · 发表于 2012-4-8 11:44

我也遇到同样的问题，怎么解决呀？就是这种问题：Un-Routed Net Constraint ( (All) )：Isolated copper: Split Plane (DSP_CVDD) on InternalPlane3. Copper island connected to pads/vias detected. Copper area is : 1.6E2 sq. mils

eeicciee · 发表于 2012-4-13 09:39

yuweijian615 发表于 2012-4-7 23:29
+ r1 E! Q. W. g" x! L4 w. Fpcb制造商没有设计问题反馈，软件此类规则检测信息提示应该不影响pcb制作，无需处理

DRC会报错的。

shuiyu123 · 发表于 2012-4-13 10:04

mds 发表于 2011-11-21 11:06 / x$ w `; Z) o( s
你可以将反焊盘设置小一点，放置ROOM，设置区域规则，如此设置，就不会出现孤立铜，回流更好

就安全间距接拉大！！因为是内电层嘛！！为什么不把间距接大呢？？针对那些M-PDA完全可以的，这些PAD又不讲究什么偶合，回流之类的！！

yun · 发表于 2012-4-13 16:36

4楼的规则是如何完成，我现在就是想把GBA区域的负片层间距做小，其他地方拉大！如何建立规则！

yuweijian615 · 发表于 2012-4-16 00:09

mds 发表于 2011-11-21 11:06 D# ]" p# J' J+ d1 k
你可以将反焊盘设置小一点，放置ROOM，设置区域规则，如此设置，就不会出现孤立铜，回流更好

这个设置值得参考

yuweijian615 · 发表于 2012-4-16 00:10

shuiyu123 发表于 2012-4-13 10:04
/ J9 \% `" N: j4 x9 r# X就安全间距接拉大！！因为是内电层嘛！！为什么不把间距接大呢？？针对那些M-PDA完全可以的，这些PAD又不 ...

间距拉大可以解决部分问题只能这样讲，因为该平面层对应的信号引脚例如GND与非该层信号引脚例如1V是交错地分布的，把1V的间距拉大了，那些原本需要连起来的GND引脚就孤立了，这个间距需要合理设置

yuweijian615 · 发表于 2012-4-16 00:13

eeicciee 发表于 2012-4-13 09:39 ) b3 c# U' y% \; k7 K/ Y" Q
DRC会报错的。

嗯，当初我也是见DRC报错才上来论坛请教的，不过后面两个厂家兴森快捷和广州杰赛科技反馈的问题列表里面并没有这一项，估计这种情况厂家会默认处理吧，于是我就觉得应该不算问题吧

jimmy · 发表于 2012-4-16 12:19

四楼是正确的处理方法。

高速信号线要有完整的参考平面，这是出于信号完整性的考虑。

而PCB制造工厂，只考虑你文件是否符合制造工艺而已，他们不会帮你考虑设计问题的。

设计问题正是我们应该要考虑的。

yuweijian615 · 发表于 2012-4-17 23:12

本帖最后由 yuweijian615 于 2012-4-17 23:13 编辑

jimmy 发表于 2012-4-16 12:19 3 Y+ Z* ?/ [# [% K+ O( E. Z
四楼是正确的处理方法。% y* @2 k4 L: [. ~

5 X) M, z7 A, v" A高速信号线要有完整的参考平面，这是出于信号完整性的考虑。

后面确实把plane clearance设小了，解决了DRC报错的问题，当初出现铜孤岛使用的间距是12mil，跟polygon到信号的间距一样，后面改到10mil就不出现铜孤岛了，但实际上

星形孤岛的尖端虽然连起来，但是会很细，小于5mil，主要是怕这点影响到pcb制作。至于这地方的铜孤岛对信号完整性的影响还没很好地考虑过。需要继续学习，多谢大侠提点啊

帐号		自动登录	找回密码
密码			注册

AD9内电层plane负片如何去掉死铜

EDA365欢迎您登录！

点评

评分

浏览过的版块

推荐内容 /1