现有的FPGA开发用到的VHDL语言有哪些呢？各有什么优劣？ ?

duhe3hfu

VHDL
Verilog
SystEMC

! q8 v4 F5 a( [5 r6 L' W
1 M( f5 k0 |$ q" S; {' {) h5 H
) K. `: T! s3 F  I

2 I0 h+ C9 X% a7 k

I_believe

1、VHDL语法比较严谨，是工业标准，如果决定在FPGA方面有所深造，建议学一下。规范的语法，有助于养成良好的编程习惯。
2、verilog语法相对比较宽松，上手容易，推荐偏硬类的初学者。
- {" a( u; a3 A3、SystemC，FPGA开发用到的很少（几乎没有 ），主要是设计芯片用到的。

whatever_

vhdl语法严格，以前综合软件弱的时候流行，但用起来不方便，所以现在大家都不怎么用了。不过基本看个一个下午写个模块问题不大。verilog语法约束少，写起来方便。用得比较多，从ic前端到产品开发都流行。但也开始旧了。sv现在开始流行，原先就只有仿真验证用，现在能用都喜欢用。快啊。sc目前还停在仿真验证平台上。用于系统级模型。

8 C$ A! |- E" M( B* e

unfaithful2021

verilog灵活 入门快
VHDL比较严肃的感觉
( q4 ~, u0 U: c% ?个人建议是：熟练掌握verilog & 会看、会改VHDL 即可