Xiinx 7系列FPGA收发器架构二：收发器共享资源介绍

dragongfly

1.收发器共享资源概述
收发器共享资源除了图1 Quad内所红色标记的三种外，还包括复位和初始化、电源关电、回环测试、动态配置端口和数字监控器五部分结构。图1中显示了时钟相关结构的输入输出信号流向。


2.收发器共享资源使用
: U* g+ [. y. a2.1输入参考时钟结构
输入参考时钟结构如图2所示。Xilinx FPGA基本都是采用端口（Port）和属性（Attribute）实现参数化组件控制。输入参考时钟必须通过IBUFDS_GTE2原句才能使用，这一点在图1所示的结构中可以看到。图3给出了使用GTX收发器时例化IBUFDS_GTE2的例子。例子中并没有显示原句的属性参数，这是因为该原句的属性均为预留，无需用户设置。
* P% n5 w3 V* C- Y4 z# ^
. d* d- x! b2 N, p  g7 }# P* A2 J
2.2参考时钟选择及分配结构
% C- J  y9 I6 u* P0 C, `! S下图显示了GTXE2_COMMON参考时钟选择器结构，图中我们可看到每路时钟的来源：来自IBUFDS_GTXE2、Q（n-1）以及Q（n+1）。

那么这些时钟，在项目开发时又是如何选择的呢？在图5和图6中我们看到如何进行这些时钟的选择。图5中选择来自IBUFDS_GTXE2的参考时钟作为GTX收发器参考时钟。
& Z3 u/ E+ H5 L3 S
同样，对于该组件Xilinx FPGA也是采用端口和属性来进行参数化控制。我们在项目开发时通常采用Xilinx提供的收发器向导通过GUI图形界面方式来实现控制，而不是通过繁琐的的输入参数来实现。当我们通过GUI实现参数配置后，软件在生成源码文件时自动回帮我们生成好。

) |3 Q4 j0 A6 G1 ]9 V. O

jack_are

看一看，学习学习。||ヽ(*￣▽￣*)ノミ|Ю

RGB_lamp

看一看，学习学习。||ヽ(*￣▽￣*)ノミ|Ю